This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- CÓLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19) B本区特許厅(JP)

(m)公開特許公報 (A)

(11)特粹出现公然高度

特開平8-306853 ((3)公MB 平成8年(1996) 11月22日


(\$1) Int. C1. " HOIL 23/50"	监别证号	庁内整理番号	F J HUIL 23/5		以名表示医所
11/60	311		21/5		
23/12			23/2	***	
13/11			23/1		
			电子以次 素	には京 西京項の款 1.7	OL (全20页)
(21) 出租委号	特殊平7-110	3 8 0	(71) 出無人	000005223	
(21) 出 至 6	平成7年(199)	5) 5 月 9 日		富士通程式会社 种菜川県川峡市中原区。 1号	보사田 무 4丁팀 1 등
			(72) 兒明書	柱田 斯大	
				神奈川集川崎市中原区」 地 富士通株式会社内	小田中1015春
			(72) 発明者		
				神奈川県川崎市中原区上 地 富士選牌式会社内	小田中1015€
			(74)代理人	弁理士 伊東 忠彦	
			<u> </u>		最終質に訊く

(54) 【兒明の名称】 半導体装置及びその製造方法及びリードフレームの製造方法

(57) (夏约)

【目的】本尺明に半退体チップ及びリードを出版計止した機成を有した半退体監備及びその製造方法及び当び半退体保備に用いるリードフレームの製造方法に関し、半退体子ップの提供性を維持しつつ外部電極第子の標準化、製品コストの低減及び生産効率の向上を図ることを目的とする。

【核成】第1のピッチで電極パッド6が形成された半導体チップ2と、電極パッド6とワイヤ8を介して電気的に採択されるリード3と、半導体チップ2を対止する対比形容4とを具備する半導体建位において、約12リード3に外部体環域子となる突起9を上記第1のピッチと異なる第2のピッチで形成すると共に、約12別止脚節4イを登低パッド6とリード3との間に引き回されたワイヤ8を対止し、かつ町花突起9を対出させるよう配位したものである。



【特許請求の範囲】

【鉄珠項1】 第1のピッチにて形成された単径パッド が形成された半導体チップと、

前記章極バッドと記録を介して電気的に接戻されるリー ۴Ł.

前記半導体チップを封止する封止能履とを具備する半導 **年答案において、**

前足リードに外部技法は子となる交易を、上記第1のビ ...ッテと異なる第2のピッチで形成すると共に...

き回された配牒を封止し、かつ前記兵尼を兵出させるよ う配贷されることを特定とする半導体整度。

【註求項2】 第1のピッチにて形成された電話パッド が形成された半導体チップと、

前記章極パッドと配視を介して電気的に住棄されるリー

前記半導体チップを封止する封止樹脂とを具備する半導 体装置において、

前記リードに外部接続電子となる交起を上記第1のビッ チと異なる第2のピッチで形成すると共に、

前記半導体チップに形成された前記電極パッドの配設面 を基準とし、 耐記配政策における前記針止機器の序さ が、前足配は面から前記突起までの高さ寸柱以下で、か つ前記配数面から和記配課までの高さ寸法以上となるよ う構成したことを特徴とする半導体装置。

【雄求項3】 - 故状項1または2記載の半導体基礎にお ٠T.

D記半導体チップと前記り一ドともポリイミド頭を接着 『として投合したことを特徴とする単導体装置』

:装筐において、

1足突起を前記リードと一体的に形成したことを特定と "石牛连体袋器。

「荻水頂 5] 一款求項1乃至4のいずれかに記載の半さ 筆度において、

記記載としてワイヤを用いたことを特殊とする中部体

雑木項6) - 盆水項1乃至5のいずれかに記載の半さ 答案において.

記交起にパンプを形成したことを特徴とする半導体等 (0)

黒木項7】 外部接球端子となる部位に突起が形成さ てなるリードを形成するリード形成工程と、

記り一ド家いは半導体チップの少なくとも一方にポリ ミド旗を配設し、前記ボリイミド席を介在させて収記 ードと約記半導体チップを所定性圧力で特圧しかつ所 皇庫に加熱することにより、和記ポリイミド項をはた うしてむ 声 つー ぞと 気好 金銭 きぶ ピメルザメを移立て入程

ードとを配算を引き回し程度することにより、前記章機 パッドと前記り一ドとも電気的に採択する投稿工程と、 叙記記典及び前記率導体チップの所定範囲或いは全部を 封止すると共に、前記突息の少なくとも最高を貫出する よう封止製脂を配設する封止炭脂配設工佐とを具備する ことを特殊とする半導体装置の製造方法。

【諸求項8】 諸珠項7記載の半退化装属の製造方法に おいて、

前記住台工程でポリイミド集により向記リードと前定半 前記封止後間が前記を極パッドと前記リードとの間に引 10 頃体チップも推着する数、前記ポリイミド駅として南面 に熱可塑性を有する推着剤を配放したものを用いたこと を特徴とする半導体装置の製造方法。

【請求項9】 ・ 意求項7または8記覧の半導体装置の型 造方法において、

前記技术工程で、前記考鑑パッドと前記リードとモダイ レクトリードポンディング注により電気的に程味したこ とを特徴とする半導体整定の製造方法。

【試求項10】 インナーリード部とアウターリード部 とも有した複数のリードが形成されたリードフレームに 20 BUT.

前記アウターリード部のリードピッチに対して前記イン ナーリード髭のリードピッチを小さく設定すると共に、 **和記アウターリード型に一体的に突起を形成したことを** 特徴とするリードフレーム。

【技术項】1】 は木項10記載のリードフレームにお NT.

前記アウターリード獣のリードピッチ (P...) と斡記 突起の形成位置における前記リードの序さ(W) とが略 奪しく(P... ≒W)、かつ斡記インナーリード部のり 【紋求項 4】 技术項 1 乃至 3 のいずれかに記載の半さ 10 ードビッチ(P...)が順起フウターリード系のリードビ ッチ(P...) の略半分のピッチ (P.,=P... / 2) であることを特徴とするリードフレーム。

【技术項12】 盆水項10または11記収のリードフ レームの製造方法において、

基材に前記技器の形成位置にマスクモ配数した上で、前 記載者に対してハーフエッチングを行う第1のエッチン グエせと、

前記第1のエッチング工程の終了後、 前記リード形成位 産にマスクモ配款した上で、前記番材に対してエッチン グモ行いリードモ形成する第2のエッテング工程とモ具 佐することを特定とするリードフレームの製造が焦。

【請求項13】 請求項10または11記収のリードフ レームの製造方法において。

重ね合わせることにより前記交起の所定ださ寸圧となる よう低声が返定された第1の基材と第2の基材を用き L.

前院第1の基材に、中面積した際に前記り一下の形状と 对在于大时间的现在分词 在斯塔里的 计二层分类 一部市 。 屋するよう交配パターンを形成する英屋パターン形成工 役と、

前記リードパターンが形成された前記第1の姿材と、前記突起パターンが形成された前記第2の番材を重ね合わせ、前記突起の形成位置におりて前記リードパターンと前記突起パターンが推薦されるよう前記第1の差材と前記第2の番材とを接合する接合工程と、

和記案1の基材及び第2の基材の不要部分を除立する株 芸工程とを具備することを特別とするリードフレームの 製造方法。

【ロボ項14】 ロボ項10または11記載のリードフレームの製造方法において、

基材に、平面技した単に向記り一ドの形状となるようリードパターンモ形成するリードパターン形成工程と、

和記り一ドパターン形成工程は、形成されたリードパタ ーンの所定位屋に前記交起を形成する交配形成工程とを 具備することを特徴とするリードフレームの製造方法。

【森米項15】 禁末項14記載のリードフレームの製 液方法において、

前紀突起形成工程は、前記リードパターンの所定位置に 10 パンプモ単数或いは複数復み重ねることにより前紀交起 モ形成したことを特徴とするリードフレームの製造方 法。

【諸求項』6】 禁求項14記載のリードフレームの負 追方法において、

和記突起形成工程は、和記リードパターンの所定位置に 連載性部材を配設することにより和記突起を形成したこ とを特徴とするリードフレームの製造方法。

【算求項17】 算求項14記載のリードフレームの型 後方法において、

前紀突起形成工程は、前記リードパターンの所定位置を 要性加工することにより前記英記を形成したことを特別 とするリードフレームの包造方法。

[見明の耳曲な反明]

(0001)

【屋裏上の利用分野】本発明は半線体装置及びその製造 万法及びリードフレームの製造方在に低り、特に半線体 チップ及びリードを製造対止した模式を有した半線体等 置及びその製造方法及び含式半線体を置に用いるリード フレームの製造方法に関する。

【0002】近年、電子関数のダウンザイジング化に体い、半導体装置の高速度化及び半導体装置の高速度実施化が図られている。一方で、電子機器の信頼性の向上も型まれており、これに伴い半導体装置の信頼性も向上させる必要がある。更に、半導体装置は製品コストの係及も望まれている。

【0002】よって、上記したさせばを成足しうモギ峡 体操なが空まれている。 ップチップ方式の実装技達が知られており、マルチ・デップ・モジュール(MCM)において広く用いられておる。このMCMで用いるフリップチップ実装は、施設は止をしていない半端体チップ(ペアチップ)の電域パッドにパンプを形成しておき、このペアチップを基底(マザーボード)に形成された電極的にフェースダウンボイングすることにより実体する体成とされている。

【0005】上記のフリップチップ方式の実法規定を用いることにより、高芒皮に半導体表面をマデーボードに 配放することが可能となり、またベアチップに回復形成されたパンプを用いてマザーボードに電気的に指摘されるため、電気的特性を向上させることができる。 【0006】

【発明が解決しようとする意味》しからに、医療対比がされていないペプチップに、耐熱性、磁域的強度、及び耐度性が弱いという問題点がある。また、ペプチップに形成されている電極パッドに直接パンプが形成されている 後環境子を形成するため、ペプチップに形成されている

つまったのレイアウトがそのままが筋段成場子(パンプ)のレイアウトとなってしまう。

【0007】一般に半線体チップの電性パッドのレイアクトは半線体製造メーカ紙に具なっており、位って両一位配を有する半導体装置であっても、ユーザ側で半線体装置の電線(製造メーカ)に対応するようマザーボードの配数パターンを設計する必要がある。このように、存成のペアチップを用いた実装構造では、半週体装置の外の影響を発展できませんがされていないことにより、生活を発展などです。エーザの負担が重くなるろという問題点があった。

10 【0008】また、これを解決するためにチップ表面に プロセス処理を行い、企具を引き回すことにより意味化 を図ることが考えられるが、この様式では配偶の引き回 しに無理医を有する多くの工程を必要とし、製品コスト の上昇及び生産効率の値下を招いてしまうという問題点 があった。

【0009】本発明は上記の点に担みてなされたものであり、半途体デップの体質性を維持しつつ外面電極選子の特性が 製品コストの低減及び生産効率の向上を図りうる半途体装置及びその製造方法及びリードフレームの 製造方法を提供することを目的とする。

[0010]

【課題を展決するための手絵】上記の課題は下記の各手段をはじることにより解決することができる。 は水項1 記載の発明では、第1 のピッチにて形成された電極パッドと配理ドが形成された中央体デップと、前記電極パッドと配理を介して電気的に推放されたリードと、前記半線体デップを対比する特にを振くを共通する主義は各国において、アウリー・アファイスを対して

された配牌を封止し、かつ前紀交長を貸出させるよう配 於されることを特徴とするものである。

{0011} また、請求項2記載の発明では、第1のビ ッチにて形成された豊穣パッドが形成された半導体チッ プと、約記章極パッドと記録を介して遺気的に接続され ろりードと、前記半端体チップを封止する対止制度とそ 見似する半迭体装度において、 前記リードに外部接続減 子となる英庭を上記雲1のピッチと異なる第2のピッチ で形成すると共に、前記半導体チップに形成された前記 。 電低パッドの配設面を蓄理とし、前記配設面における前。 10 ード郎に一体的に突起を形成したことを特質とするもの 記封止削縮の序さが、前記記数値から前記交包までの高 さ寸後以下で、かつ前記記以面から前記記載までの為さ 寸指以上となるよう様成したことを特徴とするものであ

【0012】また、技术項3記数の発明では、前記試決 項1または2記載の半導体装置において、約記半導体チ ップと前記りードとをポリイミド銅を接着剤として接合 したことを特益とするものである。

【0013】また、技术項4記載の発明では、和記載求 項1乃至3のいずれかに記載の半導体装置において、和 20 記突起を前記リードと一体的に形成したことを特徴とす ろものである。また、森城県5 記載の発明では、和記録 **本項1乃至4のいずれかに記むの半線体装置において、 肩足配線としてワイヤを用いたことを特徴とするもので**

【0014】また、森水頂6記載の発明では、前記森状 項1万至5のいずれかに記載の半選体装置において、蔚 記突起にバンブを形成したことを特定とするものであ る。また、該求項7記載の発明では、半導体装置の製造 れてなるリードを形成するリード形成工程と、お足り一 ド吹いは半返体チップの少なくとも一方にポリイミド版 を配放し、前記ポリイミド朝モ介圧させて前記リードと 科記半選体チップモ所定押圧力で押圧しかつ所定指度に 加急することにより、約22ポリイミド県を推撃剤として 句記り一片と前記半導体チップとを復合する復合工程 と、前紀中医体チップに形成されている常径パッドと前 記り一ドとを配旗を引き回し推薦することにより、 前足 を極バッドと前記リードとを考気的に推奨する推助工程 うも时止するど共に、 和記兵名の少なくとも常正を奪出 こうよう封止接続を配設する対止制施配設工程とを負債 「ろことを行足とするものである。

(0015)また、技术項8記載の兄明では、和記録本 ・7 記載の単語体装置の製造方法において、前記接合工 でポリイミド際により約定り一ドと前定半線はデップ 保着する故。前記がリーミドはとして原置に料可豊性 事でを接着断を見むしたものを思いたことを以及して

項7または6に記載の中級体室屋の製造方法において、 前記度校工程で、前記章をパッドと前記り一ドとモダイ レクトリードポンディング性により考集的に程度したこ。 とを料理とするものである。

【0017】また、は末項10匹包の発明では、インナ ーリード配とアウターリード邸とそ有したは気のリード かお紅されたリードフレームにおいて、前足アウターツ ード部のリードビッチに対して収定インナーリード部の リードピッチを小さく女定すると共に、和応アウターリ である

【0018】また、諸太明11記載の見明では、印記録 求項10記載のリードブレームにおいて、 戸足アウター リード部のリードピッチ(P...) と既記文尼の形成位 速における前記リードの厚さ (W) とが既等しく (P ... 乓W) . かつ約記インナーリード節のリードピッチ (P;.) が癡記アウターリード異のリードピッチ (P ...) の結半分のピッテ (P..ェP... / 2) であるこ とを特徴とするものである。また、ロボボ12記載の発 耕では、前記算求項10または11記載のリードフレー ムの製造方法において、基材に前記交配の形成位度にマ スクモ配投した上で、 約記書材に対してハーフェッチン グモ行う第1のエッチング工程と、前足第1のエッチン グ工程の終了後、同記リード形成位属にマスクを配放し た上で、和疋基材に対してエッチングを行いリードモ形 するものである。

【0019】また、請求項13記載の発明では、前記試 求項10または11記載のリードフレームの製造方法に 方法において、外部接頭端子となる郎位に突起が形成さ 10 おいて、重ね合わせることにより前定突起の所定あさす **法となるよう仮厚が選定された第1の番号と第2の番号** を無意し、前記第1の基材に、平面視した機に前記リー ドの形状となるようリードパターンも形成するリードパ ターン形成工程と、約記第2の基材に、少なくとも前記 突起の形成位置に位置するよう突起パターンを形成する 交尾パターン形成工程と、前記リードパターンが形成さ れた前記第1の差材と、前記突起パターンが形成された 叙記第2の基材を重ね合わせ、前記祭記の形式位置にお いて前記リードパターンと前記交配パターンが後層され こ。和記記録及び前記中導体チップの所定局医症いは全 40 ろよう前記第1の基材と前記第2の基材とを接合する指 合工程と、航記第1の歪材及び第2の筆材の不要部分を 除去する除去工程とを具備することを特徴とするもので ある.

> [0020] 主允、建步序]《花霞の発明では、和花耳 **ペティッポたに11記載のリードフレームの製造方法に** おいて、名材に、中面接した際に放花サードのおけどな さようリートバターンを形成するリードバターン形成芸 C - -::

【0021】主た、技术項15尼藍の見明では、前記書 求項14記載のリードフレームの製造方法において、前 記交起形成工権は、叔記リードパターンの所定位置にパ ンプを単数或いは貧敗核み重ねることにより前足疾尽を 形成したことを特徴とするものである。

【0022】また、鉄水項16記載の発明では、前記録 求項14記載のリードフレームの製造方法において、前 記英起形成工程は、 前記リードパターンの所定位置に導 名位即村を配取することにより取る夫民を形成したこと を特定とするものである.

【0023】芝に、緑水珠17記載の発明では、麻泥鉄 求項14記載のリードフレームの製造方法において、前 記典起形成工程は、前記リードパターンの所定位数を登 性加工することにより前足交易を形成したことを特徴と するものである.

[0024]

【作用】上記した各手数は、下記のように作用する。 ほ 求項1及び請求項2記載の発明によれば、半導体チップ は対止的際により封止されるため、耐熱性、磁域的注度 ドモリード及び配理を用いて引き回すことができるた め、リードのレイアウトを電響パッドのレイアウトに拘 わらず設定することが可能となり、実装甚低とのマッチ ング性を向上させることができる。また、封止指離は引 を回された記録を確実に保護するためこれによっても保 賃住を向上させることができ、また外部住民は子に封止 掛履から兵出しているため実在基底との電気的接段を発 実に行うことができる。

【0025】王た、註求項3記載の発明によれば、選案 半導体チップとリードとの発達材として配設されるポリー30 イミド原を接着剤として用いてるため、半線体チップと リードの絶縁と後含を一括的に行うことができる。よっ て、絶縁符と接着斯とも別回に配設する横成に比べて横 造の簡単化及び製造の容易化を図ることができる。

(0026)また、森木東4記載の兄明によれば、突起 をリードと一体的に形成したことにより、交配とリード を別信の材料により構成する場合に比べて横道の閉里化 を図ることができる。また、台ネル5 記載の発明に上れ ば、配達としてワイヤモ用いたことにより、肉記したな 衛パッドとリードとの間における記録の引き回しをなる(10)は、リードのピッチは基材の框準と結算しいピッチにし 。に行うことができる。

【0027】また、請求項6記載の発明によれば、突足 にパンプを形成したことにより、交応を直接実装基底に 突装する横成に比べて、半路体装置の実装基板への住民 モロあに行うことができる。また、武太准7 記憶の兌明 によれば、後き工程においてポリイミド麻を無定規度が つ所定抗圧力下に置くことによりは足欺化させ、 これに ******************************

【0028】また、程度工程では半速体チップに形成さ れている危極パッドと肩にリードとを応義を引き回し戻 戻するため、この引き回しを運査なますることにより、 最極パッドのレイアウトに対してリードのレイアウトを 変更することが可能となる。また、半選体装置はリード 形成工程,接合工程,使成工程及び打止能程配数工程の 4工程のみで製造される。このように少ない工程で半減 体製度が製造されるため、生産効率を向上させることが - -できる。

【0029】また、は求項8記載の発明によれば、ポリ イミド順として前面に熱可氮性を有する接着剤を配設し たものを用いることにより、ポリイミド最に印加する体 反等を所定範囲内に制御することなく住台処理を行うこ とができるため、後合処理を容易に行うことができる。 【0030】また、雌水項9記載の発明によれば、反応 工程で、電極パッドとリードとをダイレクトリードポン ディング佐を用いて意気的に接続するため、原単かつ能 実に名極パッドとリードとの接続処理を行うことができ る。また、は宋項10及びは求項11記載の兄朔によれ 及び耐燃性を向上させることができる。また、電極パッ 10 ば、アウターリード部のリードピッチに対してインナー リード部のリードビッチが小さく立定されているため、 インナーリード部が電気的に推放される半導体テップの **電圧パッドの配数ピッチが小さくてもこれに対応させる** ことができ、かつ実装基底と電気的に接続されるアウタ ーリード部のリードビッチは大きいため、実芸基底への 実体性を向上させることができる。また、交配がアウタ ーリード部に形成されることにより、この交配を外配は 疣裸子して用いることができ、これによっても実践性を 向上させることができる。

> 【0031】また、経水項12記載の発明によれば、裏 1のエッチング工程において交起の形成位置にマスクを 配設した上で基材に対してハーフェッチングを行うこと により 空秘形成位置を除く部分の仮序を育くし、更に 第2のエッチング工程においてリード形成位置にマスク モ配款した上で第1のエッチング工程が終了した品材に 対してエッチングを行うことにより、突起が一体的に形 成されたリードを形成することができる。

> 【0032】ここで、リードを形成する頃にリードのピ ッチは番材の推摩により決定されてしまう。具体的に か形成することはできない。よって、薄い坂原を用いる 煌リードビッチを狭ビッチ化することができる.

> 【0033】ところが、兵呂が形成されるリードでは蚤 初の返席は交起の高さにより決まってしまい、交包の不 さと声しい仮厚を有する基材を単にエッチング処理した のでは森ピッチのリードを形成することができない。し かるに、上記のようにありのエッチング工程におして京

も狭ピッチのリード形成を行うことが可能となる。尚、 上記説明から明らかなように、交起の記憶ビッチは基材 の仮席と貼事しいピッチまで狭ピッチ化することができ

【0034】また、紋状項13記載の発明によれば、第 1 の高材及び第2の高材に重ね合わせることにより突起 の所定高さ寸圧となるよう毎年が選定されているため、 各番材の仮厚は突起の高さ寸法より小さな厚さとされて、 いる。リードパターン形成工投では、この板厚の買い無 1 の名材に対してリードの形状となるようリードバター (0 0 4 1) また、インナーリード部3aと半界体チッ ンを形成するため、先に説明した板厚とリードピッチの 関係により、形式されるリードパターンのリードピッチ を缺ビッチ化することができる。

【0035】また、突起パターン形成工程において第2 の基材に少なくとも顧記完起の形成位置に位置するよう。 突尼パターンを形成し、接合工程において上記第1の基 材と第2の基材を重ね合わせ接合することにより、突起 の形成位置においてリードパターンと突起パターンが程 履され、この位置における板厚は突起の所定高さとな る。続く除去工程では不要部分が除去されり一ドが形成。10 ている。 される.

【0036】従って、上記のようにリードパターンの形 成時には仮厚は薄いためリードピッチを狭ピッチ化する ことができ、また突起形成位置においてはリードパター ンと死起パターンが復用されることにより所定者さの疾 起も形成することができる。また、 観求項 1 4 記載の発 朝によれば、リードパターンを形成するリードパターン 形成工程と、英尼も形成する英尼形成工程とを創在に行 うことにより、番材の厚さを央起の高さに向わらず選定 することができ、よって違い基材を用いることによりり、10 厚さ(②中、矢印目で示す)が。底底から突起9の先端 ードパターンの技ピッチ化を図ることができる。また。 突起形成工程においては、任意の高さを有する突起を形 成することが可能となり、 位計の自由度を向上させるこ とがてきる.

【0037】更に、森水項15万至17記載の発明によ れば、突起形成工程において突起の形成を容易に行うこ とができる。

[0038]

【実施例】次に本発明の実施例について図面と共に鉄時 祭屋1を示している。 図1は半途体装置1の断面図であ り、また図2は半導作装置1を底面図である。

【0039】 5回に示されるように、単端体装置1は大 話すると半途はチップで、推動のリード3、抗止を除 1、及びパンプ5号によりは成されている。半点はチッ ブ2は、底面の中央位置に指数の電極パッドもが一邦に 対なされている。また、複数のサード3は、ディインだ

【0040】このポリイミド取では、半遅体チップ2の ニニに応成された回角面 2 A とりード 3 とそ電気的に絶 経する絶縁部材として機能すると共に、 後述するように ポリイミド限7は半退体チップ2とリード3とを住会す る履复剤として繊維している。このように、ポリイミド 原 7 に絶縁郎材と推考底の双方の機能を持たせることに より、絶跡材と彦を割とを制御に記載する長成に比べ、 本講体装置 1 の横造の簡単化及び製造の容易化を図るこ 一とができる.

10

ブ2に形成された電極パッド6との間にはワイヤ6か紀 辞されており、このワイヤ8を介して半選体チップ2と リード3は電気的に程度された技成とされている。更 に、モリード3に放けられたアウターリード出る6の所 定位屋には、外部推薦菓子となる交起9が一体的に形成 されている。上記其成とされたリード3は、そ回に示さ れるようにその大部分が半導体チップ 2 の底面上に配設 された株成の、いわゆるリード・オン・チップ(LO) C) 検達となっており、半高体装置1の小型化が図られ

「F 1 1 2) また、好止困難 4 に例えばエポキシ助理と りなり、伏述するようにモールディングにより形成され ている。この対止密度4は、半3年チップ2の底面及び 剣笛の所足苗窟に記載されている。しかるに本実苑例で は、半導体チップ2の上面においては、放熱性を向上さ せる面より対止概略4は配散されていない構成とされて いる。。

【0043】上記封止崔篩4は、半導はチップ2の電塔 パッド6の配位面(細面)も基体とし、この底面からの までの高さ寸法(哲中、矢印Wで示す)以下で、かつ氏 面からワイヤ8のルーブ是上部主での高さ寸圧(図中、 矢印トで示す)以上となるよう構成されている(NSH ≦W)。この横位とすることにより、央起9の少なくと も先端部9aは確実に対止謝罪4から貸出し、またワイ 七8及び突起9の森出部分を除くリード3は対止指揮4 に封止された構成となる。

【0044】このように、本実施内の半導体繁産1は、 半週年チップ2の所定範囲(上面をはく部位) を封止権 及び副産性を向上させることができる。また、対止能解 4はワイヤ8を確実に保護するため、これによっても半 選件禁煙1のは預性を向上させることができ、変に外部 推規第子となる英語9の少なくとも先端部98は推算に 封止機関すから耳出すらため、実装を振しるとの意気的 厚戌を確実に行うことができる。

10045) ここで、空でも用いて出るコラップでの点

ている。病図に示されるように、リード3は降後するイ ンナーリード貼3gのリードビッチ(2中、矢印P)。で 示す)が間接するアウターリード貼る bのリードピッチ (図中、矢印P... で示す) よりも小さくなるよう形成 されている。具体的には、インナーリード試りょのリー ドピッチ P., はアウターリード 邸 3 bのリードピッチ P ... の結半分のピッチ (P...=P... /2) となるよう 構成されている。また、後に詳述するように、アウター リード野ュトのリーエドッチP... 上央尼9の形成位置へ。 におけるリード 3 の扉さwとが筋気しくなるよう検蚊さ 10 2 は、例えば 4.2 アロイキのリードフレームお料であ れている (P... ≒W).

【0046】上足のように、アウターリード部3Bのリ ードピッチP... に対してインナーリード前3gのリー ドビッチP.が小さく育定されることにより、インナー リードは3gが着気的には吹される半導体チップ2の意 低パッド 6 の配位ピッチが小さくてもこれに対応させる ことができ、かつ実装高値10と電気的に推設されるア ウターリード群3b(女兄9)のリードピッチP... は 大きいため、半導体装置1の実装基板10に対する実装 ほを向上させることができる。

【0047】一方、本実施例に依る半部体装置1は、半 導体テップでに配設されている電圧パッドもに直接パン ブ5を形成し実装蓄板10に接続するのではなく、 な匠 パッド6とインナーリード部38との間にワイヤ8そ引 き回した上でリード3を介して実装基板10に技能する 構成とされている。従って、電極パッド6をリード3及 びワイヤ8を用いて引き回すことができるため、リード 3のレイアウトを電極パッド6のレイアウトに向わらず 段定することが可能となる。

[0048] 具体的には、図2に示す例では、半路体チ 30 ップ2の中央に形成されている電極パッド6モワイヤ8 及びリード3を用いて引き回し、外部性気温子となる突 起りも半級はチップ2の外属位属に引き出している。まり た。図3に示されるように、電極パッド6が半退体テッ プ2の外周位置に形成されている場合には、本見明を追 用して電極パッド6をワイヤ8及びリード3を用いて引 き回すことにより、電板パッドもの形成位置より内側に 外部後院属子となる突起9を形成することも可能であ る。更に、図4に示されるように、外部技術成子となる 突起96半週はチップ2の外側位置に配設することも可 40 姫となる。

【0049】このように、電医パッド6モリード3及び・ ワイヤ8を用いて引き回すことが可能となることによ り、実気基板10と半導は装置1とのマッチング住を向 上させることができ、外部技統第子となる英紹9のレイ アウトを応導が断接反端子のレイアウトに変易に設定る ことができる。よって、半点体禁菌!を用いるユーザ軟 の食塩を軽減でもことができる。

は、リード形成工程、接合工程、接続工程及び封止矩阵 配位工程の基本となる4工程と、これに行機するパンプ 形成工程。は禁工権の2工程を行うことにより設定され る。以下、各工程をに放送するものとする。

【0051】回5万至図9はリード形成工程の第1実施 例を示している。このリード形成工権は、リード3の益 材となるリードフレーム11を形成するための工程であ c. リードフレーム11を形成するには、元ず回5に示 されざような平板状の変材12を角まする。この名で1 り、またその板庫は形成しようとする突起9のあさけた Wと等しいものが選定されている。

.[005,2] 上記の番材12に対しては、先十回6に示 さまれようにマスクリス(似地で系す)が日かったる。 このマスク13は、所定の交長9の形成位置(図中、む 思行号14で示す) 及びクレドール形成位置 (図中)を 既符号 1'5 で示す)に配立される。

【0053】上記のようにマスク13が配数されると、 状いて基材12に対してハーフエッテング処理(第1の 10 エッチング工程) が実施される。本実施例においては、 ウエットエッチング性により番材12に対してハーフェ ッテング処理を行っている(ドライエッチング処理者の ڧのエッチング方法を用いることも可能である)。 また エッチング時間は、エッチングにより設立される部分 (図5で白韭をで示される部分)の厚さが、基材 1 2 の 毎厚Wの半分の寸法(W/2)となるよう設定されてい

(0054)このハーフエッテング処理が終了し、マス ク13モ及り除いた伏益を図でに示す。この状態では、 突起9の形成位置14及びクレドール形成位置15のみ が元の基材12の厚さWも能はしており、蛇の部分(P **熊符号16で示す)はハーフエッチングによりその厚さ** サほはW/2となっている。

【0055】上記のようにハーフェッチング処理が共下 する。成いて図るに示されるように所定のリードろの形 成位置(参照符号18で示す)及びグレドール形成位置 15にマスク17(鮮地で示す)を配送した上で、この 多材12に対してエッテング処理を行う。

【0056】上記のようにマスク17が配款されると、 **続いて番材12に対してエッテング処理(其2のエッチ** ング工程) が実施され基材12のマスク17が配放され た位置以外の部分を除去する。これにより、図9に示す リード3の所定形状を有した注意のリード3を具備する リードフレーム11が形成される。内、必要に応じてこ のリードフレーム11の前定記は(リード3の形成区) こににネッシキ等を越してもよい。

【0057】このようにお丘されたリードフレーム 1.1 - リードミヤン・ニニルビしかがら、マウキエリード ーリード町38及び突起9の形成位置を除くアウターリ ード部30の厚さ寸法はW/2となってる。

(0058)ここで、リードピッチと番材12の佐厚と の関係について反射する。耐記したように、リード3を 形成する森にリード3のピッチは菱材12の板厚により 決定されてしまい、具体的にはリードピッチは高材 1 2 の低度と時等しいピッチにしか形成することはできな い。よって、蓋材1/2の弦厚が用い担リードピッチを挟。 ピッチ化することができる。

は蓄材12の低度は突起9の高さにより決まってしま い、突起9の高さと年しい低度を有する基材12を単に エッチング処理したのでは狭ビッチのリードを形成する。 ことができない。しかるに、上足したようにあるのエッ テング工程においてハーフエッチング処理を実施するこ とにより、突尼形成位置14を除き基材12の低度を買 くし(約W/2の仮序となるようにする)、更にこの序 くされた板厚を有する部分に第2のエッチング工程を実 応してリード3を形成することにより、突起9を有する リード3であっても狭ピッチ(図1に示されるリードピ 20 のは位属決め孔であり、リードパターン23の形成時に ッチP...)のリード形成を行うことが可能となる。ま た、同様の理由により、交起9(アウターリード群3) b) の記立ピッチ (P...) は、高村12の版序WとB 等しいピッチミで欲ピッチ化することが可能となる。 【0060】尚、具体例としては、一般にリード基材と して用いられている佐厚0, 10mm, 0, 15mm, 0, 10mmの基材を 所に挙げれば、 坂厚0.10mmの蓄材ではアウターリード部 3 b及び突起 9 の最小ピッチ P... €0.10mm (P... =), (Gee) , インナーリード部3gの最小ピッチP。。 そ0.)Sea (P.,=0.0Sea) とすることができる。また、佐彦 10 1.15 saの基材ではアウターリード第3b及び兵尼9の最 トピッチ P... を O. ISea (P.,, = O. ISea) . インナー **リード部3gの泉小ピッチPぃも0.075mg (Pぃ = 0.07** es)とすることができる。更に、弦厚0,20mmの基材では プワターリード部3b及び突起9の夏小ピッチ?... そ 20em (P.,, =0.20mm) . インナーリード約3 m の最 ·ビッチP.. を0.10mm (P.. = 0.10mm) とすることがで

【0061】一方、突起9の形成包属に注目すると、突 (より戻められる。即ち、この図6に示されるマスク1) の配設位配を建立変更することにより、突起9の形成 置を任意改定することが可能となる。このため、本実 所に係るリード形成方法では、弁部技成成子となる英 9の形成位置を自由度をもって設定することができ、 って子の定められているはほれ部は成場子に置に決起 も容易に形成することが可能となる。

ム20を形成するには、先ず四10に示されるようなあ 1の差材21と、図11に示されるような第2の差材2 2 モ用意する。

14

[0063] この各番材21, 22は、真ね合わせるこ とにより突起9の历史第さ寸法Wとなるよう低度が選定 されており、本実施例では各基材21、22の毎度寸差 は共にW/2に設定されている。尚、老畜材21、22 の低度はこれに確定されるものではなべ、異ね合わせる ことにより突起9の所定高さ寸法Wとなる気件の姿にそ 【0059】ところが、突起9が形成されるリード3で 10 基材21.22で仮席を異ならせた様成としてもよい。 【0064】四10に示される第1の基材21は、例え ば42アロイ年のリードフレーム材料により形成されて おり、エッチング処理板いはプレス打ちはそ処理等を干 め意味することにより、平面技じた場合にリード3と同 一形状のリードバターン23が形成された様成とされて いる。しかろに、第1実務例で説明したリード形成工程 と異なり、この状態のリードパターン23には衰尽9は **応成されておらず、よってリードパターン23は全体的** にその仮尽がW/2とされている。尚、図中25で示す 一括的に形成されるものである。

【0065】一方、図11に示される第2の番析22 は、子の42アロイ年のリードフレーム材料に対しエッ テング処理式いはブレス打ちはき処理等を実施すること により、交配パターン24が形成された構成とされてい る。この突起パターン24は直珠状のパターン形状を有 しており、、 所定の突起 9 の形成位置を複雑するよう機 症されている。 尚、図 2 6 は位置決め孔であり、交配パ **ターン24の形成時に一括的に形成されるものである。** 【0066】上記棋成とされた第1の基材21及び第2 の基材22は、位置決め孔25、26を用いて位置点的 されつつ重ね合わされ投合される。この第1及び第2の

若村21.22の接合は、異常技技者剤を用いて注意し てもよく。またな後により扱合してもよい。図12は、 第1の基材で1と第2の基材ででとが混合された状態を 示している。

【0067】上記のように第1の基材21と第2の基材 2.2とが接合された状態で、第2の基材2.2に形成され ている発起パターン24は、 あ1の番材21に形成され ;9 の形成位置は図6に示されるマスク13の配数位置 (10) ているリードバターン23の所定实起形成位置の上前に 異なるわされるよう状式されている。

> 【0068】 図13は、リードパターン23と共紀パタ ニン2.4 とが単なり合った気包を拡大して示す平面配で あり、また個14はリードパターン23と英ピパターン 24とが重なり合った部位を拡大して示す例面区であ ろ。各区から明らかなように、毎区寸柱Wノミのリード パターンででも、おじくなまではW/での中枢(ター)

【0069】上記のように第1の基材21と第2の基材 2.2 とのほ合処理が終了すると、戌いて不要部分、 具体 的には突起パターン24のリードパターン23と交差し た部分を除く部位をプレス加工等により除去することに より、図15に示すように交起9が一体的に形成された リード3を有するリードフレーム20が形成される。 【0070】上記のように、本実施例により製造された リードフレーム20 も第1実施例で製造されたリードフ レーム11と月はに、リード3はインナーリード第3 れた例底となる。また、図10に示すリードパターン 2 3の形成時においては、第1の番号21の板厚はW/2 とされているため、先に説明した延年とリードピッチの 関係から勢らかなように、狭ビッチのリードパターン 2 3を形成することができる。

【0071】一方、突起9の形成位置に注目すると、突 起9の形成位置は第2の基材22に形成される突尼パタ ーン24の形成位置により込められる。即ち、この突起 パターン24の形成位置を適宜変更することにより、交 ため、本実施内に低るリード形成方法においても、外部 接続雑子となる契配9の形成位置を自由底をもって設定 することができ、よって子め走められている常珠外配接 京親子位属に突起9を容易に形成することが可能とな

【0072】上記のようにリード形成工程を実施するこ とによりリードフレーム11、20(以下の反明では、 リードフレーム11を用いた場合を興に思げて説明す る)が形成されると、映いてリードフレーム11と半温 16万室図20を用いて接合工程について依頼する。 【0073】接合工程においては、先千回16に示され るようにリードフレーム11のインナーリード低38 (検索すれば、後述する住民工程においてウイヤ8がボ ンディングされる郭位)に全メッキを施丁ことにより、 ポンディングパッド部27モ形成する。

【0074】また。図17に示されるように、半導体チ ップ2の電極パッド6の形成された面には、この電極パ ッド6の形成部位のみが昇出する機成でポリイミド度? が記載される。このポリイミド集7はガラス紀移点が1~40~ 00~300℃のものが選定されており、図17に示さ れる状態では単に半点体チップ2に収置されただけの状 珠となっている。従って、ポリイミド度でが長度しない よう、半導体チップ2は電イバッド6の形成面が上部に 位置するよう配置されている。 向、キ幕はチップでは形 雁財止は行われておらずペアテップ以とされている。ま ない 上記のポリイミドはフローニュエラップでも形成で

蚊され半端はチップ2には、B2)をに示されるようにし ードフレーム11が軽速される。この際、リードフレー ジェエに形成されているリード3(インナーリードES 3 a)と、半退体チップでに形成されている電極パッドを とが核反よく対向するよう。リードフレーム11は位置 尽めされる.

16

【0076】上記のようにリードフレーム11が半点は チップ2上の所定位置に収置されると、 決いて図19に 东されるように佐具28が降下し、リードフレーム11 a.アウターリード部3b及び突起9が一体的に形成さ、10 を半導体チップ2に向け神圧する。また、この胎虫28 は加熱装置を食職しており、治其28で発生する熱はリ ードフレーム11モ介してポリイミド購7に印加され õ.

【0077】上記ポリイミド厚7は、半導体テップ2と リードフレーム11とモ党気的に絶辞する絶辞 郎 材とし て従来より一般的に用いられているものであるが、本兒 明者はこのポリイミド展7モ所定の製塊条件下に偉くこ とにより接着前として無能することを発見した。 具体的 には、ポリイミド購7としてガラス症移点が100~3 起 9 の形成位度を任意設定することが可能となる。この 10-0 0 でのものを使用し、かつこのボリイミド語 7 ぞガラ スセを点+100~200℃に加熱すると共に、1~1 レス・x / c m ¹ の神圧力を印加することにより、ポリ イミド展7は技業群として機能するようになる。

【0078】よって、本実施例では上記の点に住目し、 半級体デップ2とリードフレーム11とのほ合時に、 た 臭~8に致けられているヒータによりポリイミド展7モ ガラス低は点+100~200℃に加熱すると共に、治 具28の加工によりポリイミド項に1~10kg(/c m゚の押圧力を印加する秩丸としている。これにより、 体チップ2を預合するほ合工程が実施される。以下、図:30:ポリイミド展7は推考網として選託するようになり、中 選はテップ2とリードフレーム11とモボリイミド雇? を思いて法律することが可能となる。

> 【0079】上記機成とすることにより、従来では必要 とされたポリイミド腺モ半導体テップ2及びリードフレ ーム11と移写するための推着期は不見となり、 数品コ ストの危険及び半端体整理しの組み立て工業の低級を図 ることができる。 堕20は、半導体チップ2とリードフ レーム11とがポリイミド離7により混合された状態を 示している.

【0080】肉、半温はチップ2とリードフレーム11 こうほごは、ポリイミド様でも用いて注合する方法に陥 定されるものではなく、従来のようにポリイミドはの局 面に接着剤を塗布しておき、この接着剤によりポリイミ 予順を介在させた状態で半週のチップでとリード フレー ム11とを残さする方法を用いてもよい。この様式で は、ボリイミド毎に対する速度制御及び存度力制力が不 節となり、降台工程を発用に実施することができる。

『ド3と半週はチップ2に形成されている電極パッド6と をワイヤ8で電気的に住設する技統工程が実施される。 【0082】図21は、キャピラリ29を用いてワイヤ (例えば全ワイヤ) Bをリード3に形成されたポンディ ングパッド郎27(図16巻架)と電極パッド6との間 に記載する処理を示している。展知のように、半選体装 置1の電気的特性を向上させる面からはワイヤモの長さ は短い方がよく。また半迭体装置1の小型化度型化のた めにはワイヤ8は低ループであることが窒ましい。

【0083】このため、ワイヤ8を配放するのに低ルー 10 により封止された機成となる。 プポンディング圧を提用することが望ましい。低ループ ポンディング法も種々の方法が建実されているが、例え ば先丁半導体チップでに形成されている点径パッド6に ワイヤ8をポンディングし、戻いて垂直上方にキャピラ リ29を移動させた後に水平方向に移動させてリード3 にポンディングする、いわゆる逆打ち柱を用いる状成と

【0084】上記のように、リード3と電極パッド6と を電気的に採択するのにワイヤボンディング性を用いる きる。また、リード3と電極パッド6との間におけるワ イヤ8の引き回しも比較的自由度を持って行うことがで きる。尚、図22は、接続工程を実施することによりり ード3と電極パッド6との間にワイヤ8が配款された状 葉を示している.

【0085】上記のように接反工程を実施することによ り、な様パッド6とリード3とがワイヤ8により電気的 に接続されると、戌いて半導体チップ 2 の所定部分に対 止削除4を配数する対止服務配数工程が実施される。以

【0086】図23は、上記のき工程を実施することに よりリードフレーム11.ワイヤ8等が配設をれた半導 体チップ2を企製30に装着した状態を示している。企 . 型30は上型31と下型32とにより構成されており。 リードフレーム11が上型31と下型32との間にクラ ンプされることにより、半導体チップ2は企型30内に 芸者される.

【0087】上型31は、半導体チップ2が異常された と当なする構成とされている。英君9の高さとクレドー ル33の高さは等しいため、よって上型31の形状は平 紙形状とされている。また、下型32に単年された半年 体チップ2の創部に空間部を有したキャビティ形状を有 しており、また半途体チップ2の固における底面はキャ ビディ33の圧硬と当様でる構成とされている。

(O'Cをを) このように、対立要原配は工場で無いるよ

装置1の製品コストの低級に寄与することができる。 【0089】図24は金型30に対止用作4(製地で示 丁)を元集した伏撃を示している。東東30に対止機指 4を充填することにより、半導体チップ2の下型31と 当推した上面(図23万至図25では下郎に位置する) モ除く外尾面は対止相解4により対止される。また、半 革ほチップ2の変節に配設されているリード1及びワイ 18も対止程度4により対止された状態となる。また、 突89も上型31と当接している解節を除き対止機能で

【0090】図25は、対止樹脂4が充填処理された半 導体チップ2モ全型30から階型した状態を示してい る。同国に示されるように、半導体チップ2の上面2 a は対止を取るより奪出しており、よってこの上面28よ り半端体チップで発生する熱を効率よく放無させるこ とができる。また、突起9の雑餌9aも對止光度4から 外部に変出しており、従ってこの容許 9 a モ外紅技統定 子として用いることができる。

【0091】図25に示される状態において、図中一点 ことにより、容易かつ高速度に技成処理を行うことがで、10 雑誌で示す箇所でリードフレーム11を切断することに より半導体装造を挑成しても、配1に示す半導体装置1 と同様の効果を実現することができる。しかろに、図2 5に示す状態では、外部度技術子として風能する交配 9 の雑節9aが封止樹間4の芸面と詰面ーとなっているた め、実装基板10に対する実装性が不良である。このた め、本実施房においては、対止包存配設工程が終了した。 後、電影90にパン部5を形成するパンプ形成工程を実 嬉している。以下、パンプ形成工程を図26万至図30 モ用いて放明する.

下、図23万至図25を用いて封止指揮配設工程につい。10(0092)パンプ形成工程においては、先ず図26に 示すように、対止複雑4が配款された半導体チップ2の 全面に対してホーニング処理を行い、残留する治路局等 モ除去すると共に、突起9の炊飯9aモ発気に外部に食 出させる。ホーニング処理が終了すると、焼いて図27 に示すように、対止密度4が配放された半導体チップ2 を平田得34に投戻し、突起9の雑就9aに半田を用い て外名メッキを行う(半田根を参照符号35で示す)。 この外名メッキに用いる半田としては、何えばPb:S n=1:9の起転比を有する半田の適用が考えられる。 状盤で突起り及びリードフレーム11のクレドール33~40~回28は、上記の方はメッキにより突起りの総群9aに 半田順35が形成された状態を示している。

> 【0093】上記のように外装メッキ処理が終了する と、戌いて半匝瓜35が形成された交配9の減胀98に パンプラが形成される。このパンプラの形成方ほとして は森々の方法を採用することができ、例えば効果よくか マぞれにバンブをもお成しうる狂客ハンブ方性を用いて も成してもよい。 応ごをは、バンブミが突起をの女兄を

....

リードフレームコンの切断処理が行われ、これにより、 図30に示される半導体装置】が形成される。 尚、この 🕆 リードフレーム11の切断処理に先立ち、切断処理を容 易にするためにリードフレーム11の切断単新にハーフ エッチング処理を行ってもよい。

【0095】上記のように製造された半導体装置1に対 しては、肥いて適正に作動するかどうかをは数するな数 工程が実施される。図31及び図33は、失々異なる半 毎体装置1の試験方法を示している。図31に示される 試験方法では、パンプ 5 を装着しうる構成とされたソケー 10 · ット36を用い、このソケット36に半導体益量1を禁 君することによりパーイン等のは故を行うものである。 【0096】また、四32に示されるは以方法は、プロ ープ37を用いて半事体禁団1の以致を行う方法であ る。半導体装置1は、対止拡張4の倒載位置にリード3 の関節が封止機器もから毎出した模式とされている。本 試験方法では、これを利用して封止制設4から貸出した リード3にプローブ37を推放させて試験を行う機成と されている。よって、本試験方法を採用することによ り、半導体数位1を実装蓄板10に実体した後において 20 も以款を行うことが可能となる。

【0097】図33は、半導体禁煙1を実装基板10に 実装する実際工程を示している。半導体装置1を実容基 近10に実装する方法としては、用知の種々の方法を採 用すすることが可能である。例えば、赤外裁リフロー方 法を用い、半導体禁煙1に於けられているパンプ5を実 装备板10に形成されている電便期38にペースト写を 用いて仮止めし、その上で赤外翼リフロー声においてバ ンプラを移起させることによりパンプラと電磁部38と を接合する方法を用いてもよい。

【0098】続いて、上記した半導体集団の製造方法の 変形的について以下放明する。図34万至図37は、夫 ◆ 突起 9 の変形例を示している。② 3 4 (A)。(B) に示される交配9Aは、その形状を円柱状とした構成で ある。また、図37(C)に示される狭起98は、その 形状を角柱状とした裸成である。このように、突起9. 9 A. 9 Bの平面形状は種々選定できるものであり、バ ンプ5の住会性及び実施基据10に形成されている業権 部38の形状毎に応じて任意に形状を選定することが可 9. 9A、9Bを形成する場合には、図6に示す突尼形 成位区14に配益するマスク13の形状を遺立選定する ことにより突む9、9A、9Bの平断形状を容易に所望 するだけとすることができる。

【0099】また、図35 (A) に示される典尼9Cの ように上面には曲状凹部を形成した構成としてもよくご 図35 (日) に示される異常りひのように上面中央民に

Eによれば、突起表面における面積を大きくすることが できパンプ5との接合性の向上を図ることができる。 前、上記の英起9C~9Eは、リード3の所定交配形成 位置に、調査性接着系等を用いて固定された構成とされ ている.

【0 1 0 0】また区 3 5 (D) に示すのは、リード 3 を プレス加工等により直接型位変形させることにより交紀 9Fを形成したものである。このようにプレス版工ちの 塑性加工を用いて突起9Fモ形成することにより、 短め て容易に突起りFを形成することができる。しかるに、 この形成方位では、突起9Fのあさは世性加工磁界電を 上限とし、それ以上の高さに放定することはできないと いう問題点もまする。

【0 1 0 1】また、回36に示すのは、交配906形成 するのにワイヤポンディングは紙を用い、スタッドパン プラボ もの交配経路位置に形成することにより突起 9 G としたことを特定とするものである。 図36 (A) は交 尼9Gの形成方法を示しており、また回36(8)は突 尺90を拡大して示している。

【0102】上記のように、英尺90モワイヤボンディ ング技術を用いスタッドパンプで形成することにより、 任意の位置に安配9Gを形成することが可能となり、か 部推規雑子となる発起9Gを所定位置にお易に形成する ことができる。また、突起9Gの形式は、半導体装蔵の 製造工程の内、技能工程においてワイヤ8の記載料に一 **活的に形成することが可能となり、製造工程の系数化を** 図ろことができる。

【0103】また、突起9Gのあさはスタッドバンブモ 複数機械みまねて配数することにより任意に設定するこ - とができる。区37(A)に示される疾起9Hは、スタ ッドパンプを3個様み並ねることにより図36 (B) に 示される1低のスタッドパンプにより英尼9Gモ形成し た協成に比べて高さを高くしたものである。

【0 】 0 4】また突起の高さモ高くする他の方法として ゖ 「甲17 (B) に示されるようにテめリード3にプロ ック状の基準性部材 4.1 を基準性推着所等により固定し ておき、この異常性部界41の上部に図37 (C) に示 されるようにスタッドパンプ42モ形成し、味噌された 選着性部材 4 1 とズタッドパンプ 4 2 とが 原刷して共居 端である。具体的には、例えばエッチング性により突起 (O 9) を形成する構成としてもよい。この構成の場合、突 尼91の高さは温竜性部材41の高さにより決められる こととなるが、プロック状の調電性配料41に履々の大 きさのものが提供されており、よって突起91の高さを… 年 世に 設立することができる。

【0105】図38は、鎌台工程の業形例を示してい を、上記した実施のでは、四16万里回20に示したよ うに半点はチップでとサードフレーム11とも形足を作 ム」」ともほ合する縁成としてもよい。

[0106] また、テープ状体を列45の配放位位は、 半導体チップ2の上面だけではなく、図38に示される ようリードフレーム11の下面にも立けてもよく、また リードフレーム11の下面のみに登けた構成としてもよ い。更に、テープ伏技者割45の配款範囲は、電極パッ ド6の形成位置を除く盛中矢印义で示す範囲であれば、 自由に設定することができる。尚、テーブ状態者取45 は、半事体チップ2とリードフレーム11とも電気的に 絶縁する必要があるため、絶縁性推着期である必要があ 18

【0107】図39乃至図42は、接放工程の変形例を : 示している。上記した実施例では、図21及び図22に 示されるように電極パッド 6 とリード3とを接続するの にワイヤ8を用いた構成を示したが、図39万至図42 に示す変形例では急艦パッド6とリード3とを直接根接 するダイレクトリードホンディング (DLB) 方法を用 いたことを特徴としている。

【0 1 0 8】 図3 9及び図4 0に示す例では、リード3 を例えば超音波旋動子に接続された複合絵具46を用い、10、の効果も実現することができる。 建求項 1 及び建求項 2 て直接的に双抵バッドもに接合する構成とされている。 しかるに、この保成では危管反叛動する独合治具4.6に より、草槿パッド6にグメージが見生するおそれがあ

【0109】そこで図41及び図42に示す例では、子 め着色パッド6にスタッドパンプ47も配款しておき. このスタッドバンブ47にリード3を当住させた上で加 熱指具 4 8 を用いてスタッドパンプ 4 7 を放熱熔離し草 低パッド6とリード3を推統する構成とされている。こ の技統方法によれば、 転尾パッド6が損傷するおそれは、10 め実証基板との考気的程度を収異に行うことができる。 なく、母原工程の信頼性を向上させることができる。

【0110】また。四39万至四42に示じた技統工程 によれば、ワイヤ8モ用いて電質パッド6とリード36 技統する核成に比べて電気抵抗を低減できるため、半導 体装置1の電気特性を向上させることができ、高速の半 5年テップでに対応することができる。

(0111)図43万里図44は、対止管理配設工程の 実形列を示している。上記した実施例では、配23及び 図24に示されるように全型30を構成する下型32の キャピティ 底面は半端体チップでの上面でもと直接当後(10)を図ろことができる。また、は水県 5 記載の発明によれ し、この上面であには最無特性を向上させる最から対止 **脂脂 4 が配益されない様成とされていた。**

【0112】しかろに、半導体装置1が使用される要検 が迸しい(例えば、多度要換)時には放熱性よりも耐血 性等をより必要とする場合が全じ、このような場合には 好止問題 4 により 半路 体チップ 2 を完全に昇止する必要 がある。回43及び四44に糸で金型50は、半点はチ リブ2を封立を従って完全に打立ても構成とされている。

ャピティ5.2 が、図4.3 に示されるように半週年チップ 2の外角面から離断しており、よって図44に示される ように封止樹脂 4 を食型に見ばした状態で半路体チップ 1912年に封止樹脂をに封止された構成となる。 このよ うに、半導体チップ2に対する財産関籍4の配数位置 は、金製30、50に形式されるキャビディ33、52 の形状を確定変更することにより任意に改定することが できる.

【0114】また、上型31にリード3に形成された共 足9を禁制する凹部を形成しておくことにより、図45 に示されるような疾起9が対止制度4から大きく突出し た構成の半導体基置もりも形成することも可能である。 回45に示す半端体質量60は、突起9が封止形成6か ら大きく英出しているため実施基板10に対する実装性 は良好であり、よってお記した実施供に低る半底体装置 1のようにパンプ5を設ける必要はなく、半導体装度 6 0の製造工程の簡単化を図ることができる。

(0115)

【見明の効果】上述の如く本見明によれば、下足の症々 記載の発明によれば、半路はチップは対止側段により封 止されるため、耐熱性、機能的強度及び耐燃性を向上さ こうここができる。 また、電色パッドとリードとの間で 配具を引き回すことができるため、リードのレイアウト を見ばパッドのレイアウトに釣わらず設定することが可 能となり、実装運転とのマッチング性を向上させること ができる。また、対止樹稈は引き回された記載を確実に 保護するためこれによってもは無性を向上させることが でき、また外部技技電子は封止樹脂から貸出しているた 【0116】また、鉄水頂3花粒の発明によれば、逆末 半導体チップとリードとの地及材として配設されるポリ イミド旗を推着剤として思いてるため、半導体チップと リードの絶縁と匿合も一括的に行うことができ、よって 絶縁材と食着剤とも別慮に配設する病或に比べて病法の 所単化及び製造の容易化を図ることができる。

【0117】また、鉄水頂4記載の発明によれば、突起 モリードと一体的に形成したことにより、交配とリード を別郷の材料により検拡する場合に比べて構造の原単化 ば、配換としてワイヤを用いたことにより、利応したち " パードとリードとの間における配装の引き回しを容易 に行うことができる。

【0118】また、油水圧を記載の発明によれば、茯茗 にパンプを形成したことにより、突起を直接実営基底に 実装する構成に比べて、半導体基盤の実体基度への採用 を容易に行うことができる。また、技术事で記載の発明 はなれば、現在で破り上、アポージには出る存在的でき

構成としているため、リードと半導体チップとの絶接と 複合を一括的に行うことができる。

【0119】また、技統工程では半導体チップに形成さ れている竜極パッドと前記り一ドとも配算を引き回し接 核するため、この引き回しも建立設定することにより、 **宅医パッドのレイアウトに対してリードのレイアウトモ** 変更することが可能となる。また、半導体装置はリード 形成工程、接合工程、推奨工程及び対止単級配款工程の 4 工程のみて製造される。このように少ない工程で半さ 体装定が設治されるため、生産効率を向上させることが、10 【図7】本発明に係るリードフレームの製造方法の第1

【0120】また、脚水項8記載の発明によれば、ポリ イミド級に印加する建度等を所定範囲内に制御すること なく接合処理を行うことができるため、接合処理を容易 に行うことができる。また、誠求項8記載の発明によれ ば、技統工程で、電極パッドとリードとモダイレクトリ ードボンディング圧を用いて電気的に放成するため、原 単かつ確実に電極パッドとリードとの技績処理を行うこ

勢によれば、アウターリード部のリードビッチに対して インナーリード部のリードピッチが小さく設定されてい るため、インナーリード部が電気的に接続される半導体 チップの電極パッドの配数ピッチが小さくてもこれに対 応させることができ、かつ実装蓋板と電気的に接続され るアウターリード部のリードピッチは大をいため、英芸 基仮への実装性を向上させることができる。また、交起 がアウターリード邸に形成されることにより、この突起 を外部頂紙菓子して用いることができ、これによっても 実装性を向上させることができる。

【0122】また、請求項12及び請求項13記載の見 朔によれば、突起が一体的に形成された衰ピッチのリー ドを容易に形成することができる。また、誰求項14記 成の見明によれば、リードパターンを形成するリードパ ターン形成工性と、突起も形成する突起形成工程とも別 節に行うことにより、 基材の厚さも英尼の高さに向わら ず逆定することができ、よって得い益材を用いることに よりリードパターンの衣ピッチ化を図ることができる。 また、突起形成工程においては、任意の高さを有する交 起を形成することが可能となり、設計の自由度を向上さ 40 ド幕を配設する処理を説明するための区である。 せることができる.

【0123】更に、諸求項15万差17記載の発明によ れば、英尼形成工程において交配の形成を容易に行うこ とができる.

【図面の原単な収明】

【図1】 本発鉄の一支路的である主選体な展を示す版面 日である。

(アド) カロロミニアロホートステルルカサムニャース

示す底面図である。

【図4】土見明の一貫拓倒である半進体装置の変形の 8 示す底面区である。

【図5】本発明に低るリードフレームの製造方任の第: 実統例を反映するための感であり、 番材を示す感であ

【図 6】 本発明に係るリードフレームの製造方法の第() 実施例を収明するための区であり、 歴史位置にマスクを 足なしたが水を示す区である。

実施例を説明するための図であり、第1のエッチングエ 望が終了した状態を示す図である。

【図8】本見明に紙るリードフレームの製造方法の第1 実施例を説明するための邸であり、所定位置にマスクを 配放した状態を示す必である。

【図9】本発明に係るリードフレームの製造方法の第15 実局例を説明するための図であり、完成したリードフレ 一ムモデナロである。

【図10】本発明に係るリードフレームの製造方法の第 【0 1 2 1】また、諸求項 1 0 及び設求項 1 1 尼世の兒 20 2 実施例を説明するための図であり、第 1 の差状を示す 図である。

> 【図11】本見明に任るリードフレームの製造方法の第一 2 実施例を放明するための図であり、第2の証材を示す ❷である.

【図12】本見朝に係るリードフレームの製造方法の第 2 実施例を説明するための図であり、第1 の番杯と第2 の基材を推合した状盤を示す図である。

【図13】リードパターンと突起パターンとが重なり合 った部位を拡大して示す平面図である。

10 【図14】リードパターンと交起パターンとが重なり合 った即位を拡大して示す側面図である。

【図15】本見時に係るリードフレームの製造方法の実 2 実施例を説明するための名であり、完成したリードフ レームを示す四てある。

【図16】本見味に係る半等体装置の製造工程の理合工 程を説明するための区であり、ポンディングパッド部の 形成を説明するための図である。

【関17】本見明に係る半進体装度の製造工程の位合工 程を説明するための空であり、半導体チップにポリイミ

【図18】本発明に係る半高体装置の設造工程の符合工 程を表明するための図であり、半路体チップにリードフ レームを配収する処理を放明するための図である。

【図19】本発明に係る半導体装置の製造工程の指令工 履を収明するための間であり、ポリイミド値を推撃剤と して理能させて半端はチップとリードフレームとを存合 下る処理を放映でるための区である。

range and a second control of the co

【図21】本発明に任る半導体基度の製造工程の接続工 役を設勢するための図であり、キャピラリを用いてワイ ヤの配牌処理を行っている状態を示す図である。

【図22】本発明に任る半導体基度の製造工程の程度工 程を説明するための図であり、電極パッドとリードとの 間にワイヤが配設された状態を示す図である。

【図23】本発明に係る半導体装置の製造工程の封止樹 灰配及工程を説明するための図であり、 半導体チップが **企型に装着された状態を放射するための図である。**

【図24】本発明に係る半導体禁煙の製造工程の封止層 悠記設工程を説明するための図であり、 金型に封止部落 が死場された状態を説明するための図である。

【図25】本兒明に託る半導体装筐の製造工程の針止樹 即配設工程を説明するための図であり、 樹脂封止された 半導体チップが企型から難型された状態を反明するため の区である。

【図26】本発明に係る半導体装置の製造工程のパンプ 形成工程を取明するための図であり、ホーニング処理を 実施している状態を示す図である。

【図27】本発明に係る半導体装置の製造工程のパンプ 形成工匠を説明するための図であり、外質メッキ処理を 突延している状態を示す回である。

【図 2 8】 本発明に築る半導体装置の製造工程のバンブ 形成工程を収明するための図であり、外級メッキ処理が 終了した状態を示す図である。

【図29】本発明に係る半導体装置の製造工程のパンプ 形成工程を放明するための図であり、パンプを形成した 伏尔モ示 下図である。

【図30】本発明に係る半導体装置の製造工程のパンプ 30 9、9A~91 茶む 形成工程を放明するための区であり、完成した半導体器 昼を示す図である。

【図31】本見明に係る半導体基度の試験工程を説明す - るための回であり、ソケットを用いては駄を行う方法を 示す図である。

【図32】本発明に係る半選体装置の試験工程を説明す るための区であり、プローブを用いては数を行う方法を 示す感である。

【図33) 半導体装置を実営基板に実気する実験工程を 武勢するための囚である。

【図34】 突起の平面形状を異ならせた変形性を示す図 てある.

【図35】 突起の断面形状を異ならせた変形性を示す図 である.

【図36】 スタッドパンプにより交起を形成する構成を 双限するための感である。

【図37】 スタッドバンブにより突起を形成する成式の

【図39】 展現機成の変形的を示す図であり、電優パッ ドに直接リードを指皮する方法を放明するための図であ

26

【図40】 住民様成の変形依も崇寸図であり、電極バッ ドに直接リードが接続された状態を示す区である。

【図41】 住民核兵の変形例を示す回であり、 気軽バッ ドにリードをスタッドバンブを介して推検する方法を試 男子るための回である。

【即42】接続構成の変形的モ赤す図であり、電極バッ 10 ドにリードモスタッドバンブモ介して技技した状態を示 す屋である。

【図43】対止例理記訟工程の変形例を放明するための 図であり、全型に半導体テップが基常された状態を示す 図である。

【図4.4】対止協雄を設工程の変形例を反明するための 図であり、食型に対止患器が充填された状態を示す図で ある.

【図45】突起が封止帯落より大きく突出した横成の半 導体装置を示す回である。

20 【符号の反明】

1.60 华级传统置

2 単導体テップ

3 11-1

3 a インナーリード部

3 b アウターリード 魁

4 對止附限

5 パンプ

6 電極パッド

8 71+

10 東京遊板

11.20 リードフレーム

12 基料

13.17 マスク

21 第1の番材

22 第2の基材

23 リードパターン

2.4 交配パターン

28 M.E.

10 29 キャピラリ

30.50

3 1 F 25/

32.51 下型


33.52 =+ 654


34 半座標


35 半田様


2.7

4.8 灰無齿臭












!








ı

(**⊠** 4 5 J



プロントページの技を

(72) 発明者 字野 正

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72)兒明者 庭訳 哲也

神奈川県川崎市中原区上小田中1015春

地 富士通株式会社内

(72) 発明者 脇 政樹

度児島県庭摩部入来町副田 5 9 5 0 委地

株式会社九州富士通エレクトロニクス内

JAPANESE PATENT LAID-OPEN PUBLICATION NO. HEISEI 8-306853

[TITLE OF THE INVENTION]

SEMICONDUCTOR DEVICE, FABRICATION METHOD THEREOF,

AND FABRICATION METHOD FOR LEAD FRAME

(CLAIMS)

5

15

1. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:

protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

- 2. A semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein:
- 25 protrusions are formed on the leads, respectively, in

\$91561 vi

20

25

such a fashion that they have a second pitch different from the first pitch; and

the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode page not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

- 3. The semiconductor device according to claim 1 or 2,
 wherein the semiconductor chip and the leads are bonded together
 by an adhesive comprised of a polyimide film.
- 4. The semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that it is integrally with an associated one of the leads.
 - 5. The semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

6. The semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump.

7. A method for fabricating a semiconductor device

591561 vi

10

comprising the steps of:

forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed;

arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together;

connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, respectively, thereby electrically connecting the electrode pads and the leads together; and

- forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.
- 8. The method according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.
- 25 9. The method according to claim 7 or 8, wherein the

591561 vi

electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

- 10. A lead frame provided with a plurality of leads earn

 having an inner lead portion and an outer lead portion, wherein
 the inner lead portion have a lead pitch less than a lead
 pitch of the outer lead portions, and each of the outer lead
 portion has a protrusion integrally formed therewith.
- 10. It is lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2).
 - 12. A method for fabricating a lead frame according to claim 10 or 11, comprising:
- a primary etching step for conducting a half-etching

 process for a blank while using a mask arranged on the blank at the protrusion forming region; and
 - a secondary etching step for conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

25

13. A method for fabricating a lead frame according to claim 10 or 11, comprising the steps of:

preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other;

forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank;

forming a protrusion pattern on the second blank in such

a fashion that the protrusion pattern is arranged at the

protrusion forming region;

overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and

removing unnecessary portions of the first and second blanks.

20

25

15

5

14. A method for fabricating a lead frame according to claim 10 or 11 comprising the steps of:

forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead

591561 vi

pattern after completion of the lead pattern forming step.

- 15. The method according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.
- 16. The method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.
- 17. The method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[DETAILED DESCRIPTION OF THE INVENTION]
[FIELD OF THE INVENTION]

The present invention relates to a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device.

In particular, the present invention relates to a semiconductor device having a structure encapsulating a semiconductor chip and leads by resin, a method for fabricating the semiconductor

10

device, and a method for fabricating a lead frame used in the semiconductor device.

The recent trend of electronic appliances to be downsized has resulted in efforts to achieve an increased density and increased mounting efficiency of semiconductor devices. It is also expected to obtain an improvement in the reliability of electronic appliances. In addition, there is demand for an improvement in the reliability of semiconductor devices. Furthermore, it is expected for semiconductor devices to achieve a reduction in costs.

Accordingly, developments of semiconductor devices capable of satisfying the above mentioned demands are strongly required.

15 [DESCRIPTION OF THE PRIOR ART]

Recently, a flip chip type mounting structure has been proposed as a scheme capable of achieving a high-density mounting. Such a flip chip type mounting structure is widely used in multi chip modules (MCMs). In accordance with the flip 20 chip mounting scheme applied to MCMs, no resin encapsulate is formed. Instead, bumps are formed on electrode pads of a semiconductor chip (bare chip), respectively. In this case, mounting of the bare chip is achieved by bonding the bare chip to electrode portions formed on a circuit board (mother board) in a face down bonding fashion.

25

20

25

In accordance with the use of the flip chip type mounting structure, it is possible to mount semiconductor devices on a mother board at a high density. An improvement in electrical characteristics is also achieved because the semiconductor devices are electrically connected to the mother board by means of bumps directly formed on the bare chips of the semiconductor devices.

[SUBJECT MATTERS TO BE SOLVED BY THE INVENTION]

However, the bare chips not encapsulated by resin involve problems in that they exhibit a degradation in heat resistance, mechanical strength, and temperature resistance. Furthermore, since bumps are directly formed on electrode pads formed on each bare chip, the layout of the electrode pads formed on the bare chip is rendered to be the layout of outer connecting terminals (bumps) as it is.

Generally, semiconductor chips have different layouts of electrode pads thereof in accordance with the manufacturers thereof. Accordingly, even for semiconductor devices having the same function, the user should design a wiring pattern of the mother board to match the kind of those semiconductor devices (manufacturer). In the conventional mounting structure using bare chips, there are problems of a degradation in the matching ability of semiconductor devices to the mother board and an increased burden to the user because no standardization for

10

15

25

outer electrode terminals of semiconductor devices is made.

In order to solve the above mentioned problems, the standardization may probably be made by processing the surface of a chip and forming a wiring on the processed chip surface. However, this scheme requires a number of processes with a high accuracy to form a desired wiring. Furthermore, there are problems of an increase in costs and a degradation in the efficiency of production.

The present invention has been made in view of the above mentioned problems, and an object of the invention is to provide a semiconductor device, a method for fabricating the semiconductor device, and a method for fabricating a lead frame used in the semiconductor device, which are capable of achieving a standardization of outer electrode terminals to keep the reliability of a semiconductor chip used, a reduction in costs, and an improvement in the efficiency of production.

[MEANS FOR SOLVING THE SUBJECT MATTERS]

The above subject matters can be solved by the following 20 means.

The invention of claim 1 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the

10

15

20

25

semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate is arranged to encapsulate the wiring connected between the electrode pads and the leads while allowing the protrusions to be exposed.

The invention of claim 2 is characterized by a semiconductor device including a semiconductor chip provided with electrode pads formed to have a first pitch, leads electrically connected to the electrode pads by a wiring, respectively, and a resin encapsulate for encapsulating the semiconductor chip, wherein: protrusions are formed on the leads, respectively, in such a fashion that they have a second pitch different from the first pitch; and the resin encapsulate has a thickness from a surface of the semiconductor chip formed with the electrode pads not more than a height from the semiconductor chip surface to each protrusion, but not less than the height from the semiconductor chip surface to the wiring.

The invention of claim 3 is characterized by the semiconductor device according to claim 1 or 2, wherein the semiconductor chip and the leads are bonded together by an adhesive comprised of a polyimide film.

The invention of claim 4 is characterized by the semiconductor device according to any one of claims 1 to 3, wherein each of the protrusions is formed in such a fashion that

it is integrally with an associated one of the leads. The invention of claim 5 is characterized by the semiconductor device according to any one of claims 1 to 4, wherein the wiring comprises wires.

5 The invention of claim 6 is characterized by the semiconductor device according to any one of claims 1 to 5, wherein each of the protrusions is formed with a bump. The invention of claim 4 is characterized by a method for fabricating a semiconductor device comprising the steps of: 10 forming leads each provided with a protrusion at a region where an outer connecting terminal is to be formed; arranging a polyimide film on at least one of the leads and the semiconductor chip, pressing the leads and the semiconductor chip by a desired pressure while interposing the polyimide film 15 between the leads and the semiconductor chip, and heating the polyimide film to a desired temperature to allow the polyimide film to serve as an adhesive, thereby bonding the leads and the semiconductor chip together; connecting the electrode pads formed on the semiconductor chip to the leads by a wiring, 20 respectively, thereby electrically connecting the electrode pads and the leads together; and forming a resin encapsulate adapted to partially or completely encapsulating the wiring and the semiconductor chip while allowing each of the protrusions to be exposed at a tip surface thereof.

The invention of claim B is characterized by the method

25

10

15

20

25

according to claim 7, wherein a thermoplastic adhesive is applied to both surfaces of the polyimide film when the leads and the semiconductor chip are bonded together by the polyimide film at the bonding step.

The invention of claim 9 is characterized by the method according to claim 7 or 8, wherein the electrode pads and the leads are electrically connected together using a direct lead bonding process at the connecting step.

The invention of claim 10 is characterized by a lead frame provided with a plurality of leads each having an inner lead portion and an outer lead portion, wherein the inner lead portion have a lead pitch less than a lead pitch of the outer lead portions, and each of the outer lead portion has a protrusion integrally formed therewith.

The invention of claim 11 is characterized by the lead frame according to claim 10, wherein the lead pitch (Pout) of the outer lead portions is substantially equal to the thickness (W) of each lead at a region where the protrusion is formed, and the lead pitch (Pin) of the inner lead portions corresponds to about half the lead pitch (Pout) of the outer lead portions (Pin = Pout/2). The invention of claim 12 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising: a primary etching step for conducting a half-etching process for a blank while using a mask arranged on the blank at the protrusion forming region; and a secondary etching step for

10

15

20

conducting a half-etching process for the blank while using a mask arranged on the blank at the lead forming region.

The invention of claim 13 is characterized by a method for fabricating a lead frame according to claim 10 or 11, comprising the steps of: preparing a first blank and a second blank respectively having thicknesses selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other; forming a lead pattern having a planar shape corresponding to the shape of the leads on the first blank; forming a protrusion pattern on the second blank in such a fashion that the protrusion pattern is arranged at the protrusion forming region; overlapping the first blank formed with the lead pattern and the second blank formed with the protrusion pattern together, and bonding the first and second blanks to each other in such a fashion that the lead pattern and the protrusion pattern are overlapped with each other at the protrusion forming region; and removing unnecessary portions of the first and second blanks.

The invention of claim 14 is characterized by a method for fabricating a lead frame according to claim 10 or 11 comprising the steps of: forming a lead pattern having a planar shape corresponding to a shape of the leads on a blank; and forming the protrusions at a desired region on the lead pattern after completion of the lead pattern forming step.

25 The invention of claim 15 is characterized by the method

10

according to claim 14, wherein the protrusion forming step is achieved by overlapping one or more bumps on the lead pattern at a desired region to form the protrusion.

The invention of claim 16 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by arranging a conductive member on the lead pattern at a desired region to form the protrusion.

The invention of claim 17 is characterized by the method according to claim 14, wherein the protrusion forming step is achieved by subjecting a desired portion of the lead pattern to a plastic shaping process to form the protrusion.

[FUNCTIONS]

Each of the above mentioned means serves as follows.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit

15

20

25

board can be surely provided.

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polynmide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive.

Accordingly, it is possible to simplify the structure of the semiconductor device while achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are

10

15

20

25

bonded together by maintaining the polyimide film at a certain temperature and a certain pressure, thereby causing the polyimide film to serve as an adnesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

Since each electrode pad formed on the semiconductor chip is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range.

In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process. In accordance with the invention of claim

10

15

than the lead pitch of the outer lead portions is less than the lead pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12, it is possible to form leads each integrally formed with a protrusion by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads.

The pitch of the leads is determined by the thickness of the blank upon forming the leads. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank. Accordingly, a reduced lead pitch can be obtained when the blank has a reduced thickness.

25 Meanwhile, where leads provided with protrusions are

10

15

20

25

formed, the thickness of the blank is determined by the height of the protrusions. It is impossible to form leads having a small pitch by simply etching the blank having a thickness equal to the height of the protrusions. In accordance with the present invention, however, it is possible to form leads having a small pitch, even when the leads have a structure provided with protrusions, by conducting a primary etching process for the blank in accordance with a half-etching method in such a fashion that the blank has a reduced thickness at its portion except for the region to be formed with the protrusions, and then conducting a secondary etching process for the thickness-reduced portion of the blank to form the leads. As apparent from the above description, the pitch of the protrusions can be reduced to a pitch substantially equal to the thickness of the blank.

. ..

In accordance with the invention of claim 13, the first and second blanks have thicknesses respectively selected in such a fashion that they have a total thickness corresponding to the height of the protrusions when they are overlapped with each other. For this reason, each of the first and second blanks has a thickness less than the height of the protrusions. In the lead pattern forming step, a lead pattern having the same shape as the whole shape of the leads is formed on the thin first blank. Accordingly, it is possible to reduce the lead pitch of the lead pattern formed in accordance with the above mentioned

10

20

25

relation between the blank thickness and lead pitch.

In the protrusion pattern forming step, a protrusion pattern is formed on the second blank in such a fashion that it is arranged at the protrusion forming region. In the bonding step, the first and second blanks are bonded together in a state in which they are overlapped with each other. The lead pattern and protrusion pattern are overlapped with each other at the protrusion forming region. The blank thickness at the protrusion forming region corresponds to a desired height of the protrusions. At the removing step, unnecessary portions of the blanks are removed, thereby forming leads.

. ..

Accordingly, a reduction in lead pitch is achieved because the thickness of the blank used in the formation of the lead pattern is small. On the other hand, since the lead 15 pattern and protrusion pattern are overlapped with each other at the protrusion forming region, it is possible to form protrusions having a desired thickness. In accordance with the invention of claim 14, the lead pattern forming step and the protrusion forming step are conducted in a separate fashion. Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.

[EMBODIMENTS]

Now, preferred embodiments of the present invention will be described in conjunction with the annexed drawings. Figs. 1 and 2 illustrate a semiconductor device 1 according to an embodiment of the present invention. Fig. 1 is a cross-sectional view of the semiconductor device 1 whereas Fig. 2 is a bottom view of the semiconductor device 1.

As shown in the figures, the semiconductor device 1 mainly includes a semiconductor chip 2, a plurality of leads 3, a resin encapsulate 4, and bumps 5. The semiconductor chip 2 is provided at the central portion of its lower surface with a plurality of electrode pads 6 arranged in a line. Each of the leads 3 has an inner lead portion 3a and an outer lead portion 3b. The leads 3 are bonded to the lower surface of the semiconductor chip 2 by means of a polyimide film 7.

20 electrically insulating the leads 3 from a circuit surface 2A formed on the lower surface of the semiconductor chip 2. The polyimide film 7 also serves as an adhesive for bonding the leads 3 to the semiconductor chip 2 as described hereinafter. Since the polyimide film 7 functions as both the insulating member and the adhesive, it is possible to simplify the

10

15

20

25

fabrication of the semiconductor device 1 which achieving an easy fabrication of the semiconductor device 1, as compared to the case in which the insulating member and the adhesive are separately provided.

Wires 8 are arranged between the inner leads 3a and the electrode pads 6 of the semiconductor chip 2, respectively. The semiconductor chip 2 is electrically connected with the leads 3 by the wires 8, respectively. A protrusion 9 is formed at a desired position of the outer lead portion 3b included in each lead 3 in such a fashion that it is integral with the outer lead portion 3b. In most cases, the leads 3 having the above mentioned structure are arranged on the lower surface of the semiconductor chip 2. This arrangement is called a "lead on chip (LOC)" structure. By virtue of this arrangement, the semiconductor device 1 can be miniaturized.

The resin encapsulate 4 is made of, for example, epoxy resin. This resin encapsulate 4 is formed in accordance with a molding process, as described hereinafter. The resin encapsulate 4 is disposed at the lower surface and side surfaces of the semiconductor chip 2 to have desired thicknesses, respectively. In the illustrated embodiment, the resin encapsulate 4 does not exist at the upper surface of the semiconductor chip 2, that is, a heat dissipation surface.

The resin encapsulate 4 is configured in such a fashion that its thickness (indicated by the arrows E) from the surface

10

15

20

of the semiconductor chip 2 formed with the electrose pads ℓ , that is, the lower surface of the resin encapsulate 4, is not more than the height (indicated by the arrows W) from the lower surface of the resin encapsulate 4 to the tip of the protrusion 9, but not less than the height (indicated by the arrows h) from the lower surface of the resin encapsulate 4 to the apex of a roof of the wire 8 (h \leq H \leq W). By virtue of this configuration, at least the tip 9a of each protrusion 9 is surely exposed from the resin encapsulate 4. In this case, the wires 8 and the leads 3, except for the exposed portions of the protrusions 9, are encapsulated by the resin encapsulate 4.

Since the semiconductor device 1 of this embodiment is configured in such a fashion that a desired portion of the semiconductor chip (that is, the portion except for the upper surface) is encapsulated by the resin encapsulate, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Also, an improvement in the reliability of the semiconductor device 1 is achieved because the resin encapsulate 4 surely protects the wires 8. In addition, it is possible to surely obtain an electrical connection to a circuit board 10 because at least the tip Sa of each protrusion 9 serving as an outer connection terminal is surely exposed from the resin encapsulate 4.

Now, a description will be made in conjunction with a plurality of leads 3 arranged on the lower surface of the

20

semiconductor chip 2 while referring to Fig. 2. For the convenience of description, the resin encapsulate 4 arranged on the lower surface of the semiconductor chip 2 is removed from Fig. 2. As shown in Fig. 2, the leads 3 are configured in such a fashion that the lead pitch of adjacent inner lead portions la (indicated by the arrows Pin) is less than the lead pitch of adjacent outer lead portions 3b (indicated by the arrows Pout). In detail, the lead pitch Pin of the inner lead portions 3a corresponds to about half the lead pitch Pout of the outer lead portions 3b (Pin = Pout/2). The lead pitch Pout of the outer lead portions 3b is substantially equal to the thickness W of each lead 3 at a region where the protrusion 9 is formed.

Since the lead pitch Pin of the inner lead portions 3a is small as compared to the lead pitch Pout of the outer lead portions 3b, the inner lead portions 3a can cope with a possible small pitch of the electrode pads 6 of the semiconductor chip 2 to which the inner lead portions 3a are electrically connected. On the other hand, since the lead pitch Pout of the outer lead portions 3b (protrusions 9) electrically connected to the circuit board 10 is large, it is possible to achieve an improvement in the mounting efficiency of the semiconductor device 1 on the circuit board 10.

Meanwhile, the semiconductor device 1 according to the illustrated embodiment has a configuration in which the electrical connection of the electrode pads 6 arranged on the

semiconductor chip 2 to the circuit board 10 is not achieved by the bumps 5 directly formed on the electrode pads 6, but achieved by the wires 8 arranged between the electrode pads 6 and the inner leads 3a. Accordingly, an electrical signal from each electrode pad 6 can be transferred to the outside of the semiconductor device 1 via the associated lead 3 and wire 6. This makes it possible to set the layout of the leads 3 irrespective of the layout of the electrode pads 6.

In the case of Fig. 2, electrical signals from the 30 electrode pads 6 centrally formed on the semiconductor chip 2 are outwardly transferred via the wires 8 and leads 3. Also, the protrusions 9, which serve as outer connecting terminals, are arranged at the peripheral portion of the semiconductor chip 2. Where the electrode pads 6 are formed at the peripheral 15 portion of the semiconductor chip 2, as shown in Fig. 3, it is possible to arrange the protrusions 9 serving as outer connecting terminals at a region inside the electrode pads 6 because electrical signals from the electrode pads 6 can be outwardly transferred via the wires 8 and leads 3. Furthermore, 20 the protrusions 9 serving as outer connecting terminals may be arranged at a region outside the semiconductor chip 2, as shown in Fig. 4.

Since electrical signals from the electrode pads 6 can be outwardly transferred using the leads and wires 8, an improvement in the matching ability of the semiconductor device

30

1 to the circuit board 10 is achieved. It is also possible to easily set the layout of the protrusions 9, which serve as outer connecting terminals, to be the layout of standard outer connecting terminals. Accordingly, a reduction in the burden to the user of the semiconductor device 1 is achieved.

Now, a method for fabricating the semiconductor device I having the above mentioned configuration will be described. The semiconductor device I according to the present invention is fabricated using four basic processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process, along with two additional processes, that is, a bump forming process and a testing process. The fabrication method will be described in conjunction with the above mentioned processes, respectively.

Figs. 5 to 9 illustrate a first embodiment associated with the lead forming process. This lead forming process is a process for forming a lead frame 11 which is a blank for forming the leads 3. For the formation of the lead frame 11, a flat blank 12 is first prepared, as shown in Fig. 5. The blank 12 may be a lead frame blank made of, for example, 42 Alloy and having a thickness corresponding to the height W of the protrusions 9.

Thereafter, a mask 13 (indicated by small dots) is arranged on the blank 12, as shown in Fig. 6. The mask 13 covers a region (denoted by the reference numeral 14) to be

15

formed with the protrusions 9 and a region (denoted by the reference numeral 15) to be formed with cradles.

After the arrangement of the mask 13, a half-etching process (primary etching process) is conducted for the blank 11. In the illustrated embodiment, the half-etching process for the blank 12 is carried out in accordance with a wet etching method (of course, other etching methods, for example, a dry etching method, may be used). The etching time is set so that the thickness of an etched portion (the white portion in Fig. 6) corresponds to about half the thickness W of the blank 12 (W/2).

Fig. 7 shows a state in which the mask 13 is removed after completion of the half-etching process. In this state, the blank 12 maintains the thickness W only at its portion corresponding to the region 14 to be formed with protrusions 9 and its portion corresponding to the region 15 to be formed with cracles 15. The remaining portion of the blank 12 (denoted by the reference numeral 16) has a thickness corresponding to W/2 by virtue of the half-etching.

After completion of the half-etching process as mentioned 20 above, the blank 12 is subjected to another etching process under the condition in which a mask 17 (indicated by small dots) is arranged to cover a region (denoted by the reference numeral 18) to be formed with leads 3 along with the region 15 to be formed with cradles.

25 In accordance with the etching process (secondary etching

process), the portions of the blank 12 not covered with the mask 17 are removed. Thus, a lead frame 11 provided with a plurality of leads 3 having a structure as shown in Fig. 9 is obtained. If necessary, silver may be plated on a desired portion of the lead frame 11 (corresponding to the region formed with the leads 3).

The lead frame 11 formed as mentioned above has a structure in which each lead 3 has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In this structure, the protrusion 9 has a thickness corresponding to W whereas the inner lead portion 3a and the outer lead portion 3b except for its part corresponding to the region formed with the protrusion 9 have a thickness corresponding to W/2.

The relation between the lead pitch and the thickness of the blank 12 will now be described. The pitch of the leads 3 is determined by the thickness of the blank 12 upon forming the leads 3. In other words, it is only possible to form leads having a pitch substantially equal to the thickness of the blank 12. Accordingly, a reduced lead pitch can be obtained when the blank 12 has a reduced thickness.

Meanwhile, where leads 3 provided with protrusions 9 are formed, the thickness of the blank 12 is determined by the height of the protrusions 9. It is impossible to form leads having a small pitch by simply etching the blank 12 having a

10

thickness equal to the height of the protrusions 9. In accordance with the present invention, however, it is possible to form leads 3 having a small pitch (the lead pitch Fin in Fig. 11a), even when the leads 3 have a structure provided with protrusions 9, by conducting a primary etching process for the blank 12 in accordance with a half-etching method in such a fashion that the blank 12 has a reduced thickness (a thickness corresponding to about W/2) at its portion except for the region 14 to be formed with the protrusions 9, and then conducting a secondary etching process for the thickness-reduced portion of the blank 12 to form the leads 3. For the same reason, the pitch Pout of the protrusions 9 (outer lead portions 3b) can be reduced to a pitch substantially equal to the thickness W of the blank 12.

15 For instance, where a typical lead frame blank having a thickness of 0.10 mm is used, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.10 mm (Pout = 0.10 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.05 mm (Pin = 0.05 mm). In the case of a typical lead frame blank having a thickness of 0.15 mm, it is possible to obtain a minimum pitch Pout of the outer lead portions 3b and protrusions 9 corresponding to 0.15 mm (Pout = 0.15 mm) and a minimum pitch Pin of the inner lead portions 3a corresponding to 0.075 mm (Pin = 0.075 mm). Where a typical lead frame blank having a thickness

15

20

25

of 0.20 mm is used, it is possible to obtain a minimum pitch.

Pout of the outer lead portions 3b and protrusions 9

corresponding to 0.20 mm (Pout = 0.20 mm) and a minimum pitch.

Fin of the inner lead portions 3a corresponding to 0.11 mm (Fin = 0.10 mm).

On the other hand, the position of each protrusion 9 is determined by the position of the mask 13 shown in Fig. 6. That is, the position of each protrusion 9 can be optionally determined by appropriately varying the position of the mask 13. For this reason, the positions of the protrusions 9 serving as outer connecting terminals can be set within a certain degree of freedom in accordance with a lead forming method included in the illustrated embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

Next, a second embodiment associated with the lead forming process will be described. Figs. 10 to 15 illustrate the second embodiment associated with the lead forming process. For the formation of a lead frame 20 in this embodiment, a first blank 21 shown in Fig. 10 and a second blank 22 shown in Fig. 11 are first prepared.

The thicknesses of the blanks 21 and 22 are determined so that the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9. In this embodiment, the thicknesses of the blanks 21 and 22

10

15

20

25

are set to be W/2, respectively. The blanks 21 and 22 have different thicknesses, respectively, in so far as the total thickness obtained in an overlapping state of the blanks 21 and 22 corresponds to the height W of each protrusion 9.

frame material such as 42 ALLOY. This first blank 21 has a structure formed with a lead pattern 23 having the same pattern shape as that of the leads 3 when viewed in a plan view. This structure of the first blank 21 is obtained by previously conducting an etching process or a press-punching process for the first blank 21. However, the lead pattern 23 of the first blank 21 has no protrusion in accordance with this lead forming process, as different from the lead forming process in which the protrusions 9 are formed. Accordingly, the lead pattern 23 has a thickness of W/2 at the entire portion thereof. In Fig. 10, the reference numeral 25 denotes a position determining slot which is formed during the formation of the lead pattern 23.

On the other hand, the second blank 22 shown in Fig. 11 is made of a lead frame material such as 42 ALLOY. This second blank 22 has a structure formed with a protrusion pattern 24. This structure of the second blank 22 is obtained by conducting an etching process or a press-punching process for the second blank 22. The protrusion pattern 24 has a straight line pattern shape. In the protrusion pattern 24, regions to be formed with a certain number of protrusions 9 are arranged in parallel while

15

20

25

being laterally spaced from one another. In Fig. 11, the reference numeral 26 denotes a position determining slot which is formed during the formation of the protrusion pattern 24.

The first and second blanks 21 and 22 having the above mentioned structures are then overlapped with each other by vertically aligning the position determining slots 25 and 26 with each other. In the overlapping state, the first and second blanks 21 and 22 are bonded together. The bonding of the first and second blanks 21 and 22 may be achieved using a conductive adhesive or a welding process. Fig. 12 shows the bonded state of the first and second blanks 21 and 22.

In the bonded state of the first and second blanks 21 and 22, the protrusion pattern 24 of the second blank 22 overlaps with protrusion forming regions on the lead pattern 23 of the first blank 22.

Fig. 13 is a plan view illustrating, in a enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. Also, Fig. 14 is a cross-sectional view illustrating, in an enlarged scale, the overlapping region between the lead pattern 23 and protrusion pattern 24. As shown in Figs. 13 and 14, the lead pattern 23 having a thickness of W/2 corresponding to half the total thickness of the blanks overlaps, in a cross fashion, with the protrusion pattern 24 having a thickness of W/2 corresponding to half the total thickness of the blanks. Accordingly, the regions to be formed

10

with the protrusions 9 have a thickness W corresponding to the total blank thickness. Accordingly, this thickness W is rendered to be the height of each protrusion 9 (Fig. 14).

After completion of the bonding process for the first and second blanks 21 and 22, the resulting structure is partially removed at its portion except for the portion where the lead pattern 23 and protrusion pattern 24 cross, using a pressing process or the like, thereby forming a lead frame 20 having leads 3 integrally formed with protrusions 9, as shown in Fig. 15.

Similarly to the lead frame 11 fabricated in accordance with the first embodiment, each lead 3 of the lead frame 20 fabricated in accordance with this embodiment has an inner lead portion 3a, an outer lead portion 3b, and a protrusion 9 integrally formed together. In accordance with this embodiment, the lead pattern 23 can be formed to have a small pitch because the first blank 21 has a thickness corresponding to W/2. This will be apparent by referring to the above mentioned relation between the lead pitch and the blank thickness.

Meanwhile, the position of each protrusion 9 is

determined by the position of the protrusion pattern 24 formed
at the second blank 22. That is, the position of each
protrusion 9 can be optionally determined by appropriately
varying the position of the protrusion pattern 24. For this
reason, the positions of the protrusions 9 serving as outer

10

15

20

25

connecting terminals can be set within a certain degree of freedom in accordance with the lead forming method included in this embodiment. Therefore, it is possible to easily form the protrusions 9 at predetermined positions for standard outer connecting terminals, respectively.

After the lead frame 11 or 20 (in the following description, only the lead frame 11 will be referred) is fabricated in accordance with the above mentioned lead forming process, a bonding process for bonding the lead frame 11 and semiconductor chip 2 together is conducted. Now, the bonding process will be described in conjunction with Figs. 16 to 20.

In this bonding process, gold is plated on the inner lead portions 3a of the lead frame 11 at regions where wires 8 are to be bonded in a subsequent connecting process, thereby forming bonding areas 27, as shown in Fig. 16.

Also, a polyimide film 7 is arranged on the surface of the semiconductor chip 2 formed with the electrode pads 6 in such a fashion that only the electrode pads 6 are exposed. The polyimide film 7 is made of a polyimide material having a glass transition point of 100 to 300 °C. In the state of Fig. 17, the polyimide film 7 is simply in a state laid on the semiconductor chip 2. In order to prevent the polyimide film 7 from being separated from the semiconductor chip 2, accordingly, the semiconductor chip 2 is arranged in such a fashion that its surface formed with the electrode pads 6 is upwardly positioned.

10

15

20

25

In other words, the semiconductor chip 2 is in a bare chip state not encapsulated by resin. The polyimide film 7 may be previously formed on the semiconductor chip 2 during a wafer process for forming the semiconductor chip 2.

Subsequently, the lead frame 11 shown in Fig. 18 is laid on the semiconductor chip 2 on which the polyimide film 7 is laid. The leads 3 (inner lead portions 3a) formed on the lead frame 11 face, in a high accuracy, the electrode pads 6 formed on the semiconductor chip 2. Thus, the position of the lead frame 11 is determined.

After the lead frame 11 is laid in position on the semiconductor chip 2, as mentioned above, a die 28 is lowered to press the lead frame 11 against the semiconductor chip 2, as shown in Fig. 19. The die 28 is equipped with a heating unit. Heat generated from the die 28 is applied to the polyimide film 7 via the lead frame 11.

The polyimide film 7 typically serves as an insulating member for electrically insulating the semiconductor chip 2 and lead frame 11 from each other, as in conventional cases.

However, the inventors found the fact that the polyimide film 7 can serve as an adhesive when it is under a certain condition.

In detail, where the polyimide film 7 is made of a polyimide material having a class transition point of 100 to 300°C, it can serve as an adhesive when it is heated to a temperature higher than the glass transition point by 100 to 200°C while being

10

applied with a pressure of 1 to 10 Kgf/cm².

In view of the above mentioned fact, the polyimide film T is heated to a temperature higher than the glass transition point by 100 to 200°C by the heater equipped in the die 28 upon bonding the semiconductor chip 2 and lead frame 11 to each other while being applied with a pressure of 1 to 10 Kgf/cm² by the die 28 in accordance with the present invention. Accordingly, the polyimide film 7 can serve as an adhesive. Thus, it is possible to bond the semiconductor chip 2 and lead frame 11 to each other by means of the polyimide film 7.

In accordance with the above mentioned configuration, it is unnecessary to use a separate adhesive for bonding the semiconductor chip 2 and lead frame 11 to each other, as compared to conventional cases using a polyimide film.

- Accordingly, it is possible to achieve a reduction in costs and a reduction in the number of processing steps used in the fabrication of the semiconductor device 1. Fig. 20 illustrates a state in which the semiconductor chip 2 and lead frame 11 are bonded to each other by the polyimide film 7.
- Although the bonding between the semiconductor chip 2 and lead frame 11 is achieved in accordance with the bonding method using the polyimide film 7, it may be achieved using other methods. For example, the bonding between the semiconductor chip 2 and lead frame 11 may be achieved using a method in which an adhesive is applied to both surfaces of the polyimide film

10

20

25

interposed between the semiconductor chip 2 and lead frame 11, as in conventional cases. Where this method is used, it is unnecessary to carry out a temperature control and a pressure control for the polyimide film. Accordingly, the bonding process is simply achieved.

After the semiconductor chip 2 and lead frame 11 are bonded to each other in accordance with the bonding process, a connecting process is carried out to electrically connect the leads 3 formed on the lead frame 11 to the electrode pags 6 formed on the semiconductor chip 2 by means of wires 8, respectively.

Fig. 21 illustrates a process for mounting each wire (for example, a gold wire) 8 between the bonding pad 27 (Fig. 16) formed on an associated one of the leads 3 and an associated one 15 of the electrode pads 6 using capillaries 29. As well known, it is desirable for each wire 8 to be short in terms of an improvement in the electrical characteristics of the semiconductor device 1. On the other hand, in terms of a miniaturization and thinness of the semiconductor device 1, it is desirable for each wire 8 to have a low roof.

For this reason, it is preferred that a low-roof bonding process be used in mounting the wares B. For such a low-roof bonding process, a variety of methods are known. For example, a method may be used in which each wire 8 is bonded at one end thereof to an associated one of the electrode pad 6 formed on

the semiconductor chip 2 and then bonded at the other end thereof to an associated one of the leads 3 by upwardly moving the capillary 29 associated with the other end of the wire 8, and then horizontally moving the capillary 29. A method called a "reverse stamping method" may also be used.

Since the leads 3 and electrode pads 6 are electrically connected together in accordance with the wire bonding process, it is possible to achieve the connecting process in an easy fashion and in a high accuracy. The shaping and connection of each wire 8 between the associated lead 3 and electrode pad 6 can be carried out within a certain degree of freedom. Fig. 22 illustrates the state of each wire 8 mounted between the associated lead 3 and electrode pad 6 after the connecting process is conducted.

After the leads and electrode pads 6 are electrically connected together in accordance with the connecting process, a resin encapsulating process is carried out to form a resin encapsulate 4 at a desired portion of the semiconductor chip 2. This resin encapsulating process will now be described in conjunction with Figs. 23 to 25.

Fig. 23 illustrates a state in which the semiconductor chip 2 mounted with the lead frame 11 and wires 8 is loaded in a mold 30. The mold 30 includes an upper mold 31 and a lower mold 32. The lead frame 11 is clamped between the upper and lower molds 31 and 32. Thus, the semiconductor chip 2 is mounted in

the mold 30.

10

15

20

25

The upper mold 31 is configured to come into contact with the protrusions 9 and the cradles 33 of the lead frame 11 in a loaded state of the semiconductor chip 2. Since the protrusions 9 have the same height as the cracles 33, the upper mold 31 maintains a flat plate shape. The lower mold 32 has a cavity defined with a space at each side of the semiconductor chip 2 loaded in the lower mold 32. The lower surface of the semiconductor chip 2 is in contact with the lower surface of the cavity 33.

Since the upper mold 31 used in the resin encapsulating process has a flat plate shape, and the cavity 33 defined in the lower mold 32 has a simple structure, it is possible to reduce the costs taken in the manufacture of the mold 30. Accordingly, a reduction in the costs taken in the fabrication of the semiconductor device 1 can be achieved.

Fig. 24 illustrates a state in which a resin encapsulate 4 (indicated by a number of small dots) is molded in the mold 30. As the resin encapsulate 4 is molded in the mold 30, the peripheral surface of the semiconductor chip 2 except for its upper surface (viewed as a lower surface in Figs. 23 to 25) contacting the lower mold 32 is encapsulated by the resin encapsulate 4. The leads 3 and wires 8 mounted to the lower surface of the semiconductor chip 2 are also encapsulated by the resin encapsulate 4. Also, each protrusion 9 except for its

10

portion contacting the upper mold 31 is encapsulated by the resin encapsulate 4.

Fig. 25 illustrates a state in which the semiconductor chip 2 encapsulated by the resin encapsulate 4 is unloaded from the mold 30. As shown in this figure, the upper surface Ia of the semiconductor chip 2 is exposed from the resin encapsulate 4. Accordingly, it is possible to effectively dissipate heat generated from the semiconductor chip 2 at the exposed upper surface 2a. The end 9a of each protrusion 9 is also outwardly exposed from the resin encapsulate 4. Accordingly, the end 9a can be used as an outer connecting terminal.

A semiconductor device is obtained by cutting the lead frame 11 from the structure shown in Fig. 25 along portions indicated by a dotted line in Fig. 25. Although this semiconductor device can achieve the same effect as the 2.5 semiconductor device shown in Fig. 1, it exhibits a degradation in the mounting efficiency thereof to the circuit board 10 because the end 9a of each protrusion 9 serving as an outer connecting terminal is substantially flush with the surface of 20 the resin encapsulate 4, as shown in Fig. 25. To this end, in accordance with the illustrated embodiment, a bump forming process for forming a bump 5 on the end 9a is conducted after completion of the resin encapsulating process. Hereinafter, the bump forming process will be described in conjunction with Figs. 25 26 to 30.

In the bump forming process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is subjected to a homing process at the entire surface thereof, as shown in Fig. 26. By this homing process, a resin layer existing on the end Pa of each protrusion 9 is completely removed, there causing the end Pa to be completely exposed. After completion of the homing process, the semiconductor chip 2 encapsulated by the resin encapsulate 4 is immersed in a solder bath 34, thereby causing the end 9a of each protrusion 9 to be plated by solder. The plated solder film is denoted by the reference numeral 35. The solder used in the solder plating process may be one having a composition of Pb : Sn = 1 : 9. Fig. 28 shows a state in which a solder film 35 is formed on the end 9a of each protrusion 9 in accordance with the solder plating process.

20 After completion of the above mentioned solder plating process, a bump 5 is formed on the end 9a of each protrusion 9 formed with the solder film 35. The formation of the bump 5 may be carried out using various methods. For example, a conventional bump forming method capable of effectively and easily forming bumps 5 may be used. Fig. 29 shows a state in which bumps 5 are formed on the ends 9a of the protrusions 9, respectively.

After the formation of the bump 5 on the end %a of each protrusion 9, a process for cutting the lead frame 11 at positions indicated dotted lines in Fig. 29 is carried out.

\$51361 v:

After the cutting process is completed, a semiconductor device I shown in Fig. 30 is obtained. Prior to the process for cutting the lead frame 11, the portions of the lead frame 11 to be out may be subjected to a half-etching process in order to allow the cutting process to be more easily conducted.

A testing process is then conducted for the semiconductor device 1 fabricated as mentioned above, in order to determine whether or not the fabricated semiconductor device 1 operates normally. Figs. 31 to 33 illustrate different testing methods for the semiconductor device 1, respectively. The testing method shown in fig. 31 uses a socket 36 having a configuration for mounting the bumps 5. In accordance with this testing method, a test such as a burning test is conducted in a state the semiconductor device 1 is mounted on the socket 36.

The testing method shown in Fig. 32 is a method for testing the semiconductor device I using probes 37. The semiconductor device I has a structure in which the end of each lead 3 is exposed from the side surface of the resin encapsulate 4. In view of this structure of the semiconductor device 1, the testing method is adapted to test the semiconductor device 1 using the probes 37 contacting the leads 3 exposed from the resin encapsulate 4. In accordance with this testing method, it is possible to conduct the testing process even after the semiconductor device 1 is mounted on the circuit board 10.

25 Fig. 33 illustrates a mounting process for mounting the

10

15

10

20

semiconductor device 1 on the circuit board 10. The process for mounting the semiconductor device 1 on the circuit board 10 can be achieved using a variety of well-known methods. For instance, an infrared reflow method may be used. In accordance with this infrared reflow method, each pump 5 formed on the semiconductor device 1 is temporarily fixed to an associated one of electrode portions 38 formed on the circuit board 10 suing a paste. The bump 5 is then melted by an infrared reflow furnace arranged over the semiconductor device 1, thereby causing it to be bonded to the associated electrode portion 38.

Now, examples modified from the above mentioned semiconductor device fabrication method will be described. Figs. 34 to 37 illustrate modified structures of the protrusions 9, respectively. Figs. 34A and 34B illustrate a protrusion 9A having a circular column shape, respectively. Also, Fig. 34C 15 illustrates a protrusion 9B having a square column shape. That is, the protrusion may have various planar shape, as in the protrusions 9, 9A, and 9B. The protrusion can have an optional shape in accordance with the bonding characteristics of the bump 5 and the shape of the electrode portion 38 formed on the circuit board 10. For example, the protrusion 9, 5A or 5B is formed using an etching method, it can have a desired planar shape by appropriately selecting the shape of the mask 13 arranged at the protrusion forming region 14 shown in Fig. 6.

25 The protrusion may also have a structure provided with a

15

round recess at the upper surface thereof, as in the protrusion 90 shown in Fig. 35(A). Also, the protrusion may have a structure provided with a lump at a central portion of the upper surface thereof, as in the protrusion 90 shown in Fig. 358. The protrusion may also have a structure provided with a rectangular recess at a central portion of the upper surface thereof, as in the protrusion 9E shown in Fig. 350. In all the protrusions 90 to 9E, it is possible to obtain an increased protrusion surface area resulting in an improvement in the bondability to the bump 5. Furthermore, the protrusions 90 to 9E are adapted to be fixed to the lead 3 at a desired protrusion forming region.

Referring to Fig. 35D, a protrusion SF is illustrated which is formed in accordance with a direct plastic deformation of the lead 3 by a pressing process. In this case, the protrusion SF can be easily formed using a desired process such as a pressing process. However, this method has a problem in that the protrusion SF cannot have a height more than a limitation for the plastic deformation.

Referring to Fig. 36, a protrusion 9G is illustrated

20 which is formed by forming a stud bump at a desired protrusion forming region in accordance with a wire bonding technique.

Fig. 36A illustrates a method for forming the protrusion 9G whereas Fig. 36B illustrates, in an enlarged scale, the protrusion 9G.

25 Where the protrusion 9G is formed to have a stud bump

shape in accordance with a wire bonding technique, it is possible for the protrusion 9G to be formed at an optional position. The protrusion 9G serving as an outer connecting terminal can also be easily formed at a desired position. The formation of the protrusion 9G can be achieved simultaneously with the mounting of the wires 9 conducted in the connecting process included in the semiconductor device fabrication process. Thus, the entire fabrication process is simplified.

The height of the protrusion 9G can be optionally set by 10 vertically overlapping a plurality of stud bumps together. Referring to Fig. 37A, a protrusion 9H is illustrated which is formed by vertically overlapping three stud bumps together. In this case, the protrusion 9H has an increased height, as compared to the protrusion 9G of Fig. 36B constituted by one 15 stud bumb.

Another method for increasing the height of the protrusion is illustrated in Fig. 37B. In accordance with the method of Fig. 37B, a conductive member 41 having a plug shape is fixed to the lead 3 by means of a conductive adhesive. A 20 stud bump 42 is then formed on the conductive member 41, as shown in Fig. 37C, so that the overlapping conductive member 41 and stud bump 42 cooperate to form a protrusion 91. In this case, the height of the protrusion 91 is determined by the height of the conductive member 41. Accordingly, the height of the protrusion 9I can be optionally set by using a plug-shaped

conductive member having a diverse size for the plug-snaped conductive member 41.

Fig. 36 illustrates a modified bonding process. Although the semiconductor chip 2 and lead frame 11 are bonded together using the polyimide film 7 serving as an adhesive under a certain condition in accordance with the above mentioned embodiment, as shown in Figs. 16 to 20, they may be bonded together using a tape-shaped adhesive 45 in place of the polyimide film 7.

The tape-shaped adhesive 45 may be formed not only at the upper surface of the semiconductor chip 2, but also at the lower surface of the lead frame 11, as shown in Fig. 38.

Alternatively, the tape-shaped adhesive 45 may be formed only at the lower surface of the lead frame. Furthermore, the distribution range of the tape-shaped adhesive 45 may be freely set in so far as it is within a range indicated by the arrow X in Fig. 38, except for the region where the electrode pads 6 are formed. In addition, it is necessary for the tape-shaped adhesive 45 to be an insulating adhesive because the semiconductor chip 2 and lead frame 11 should be electrically insulated from each other.

Figs. 39 to 42 illustrate modified embodiments of the connecting process, respectively. Although the wires 8 are used for the connection between the electrode pads 6 and the leads 3 in accordance with the above mentioned embodiment, as shown in

15

20

Figs. 21 and 22, a direct lead bonding method is used to directly bond the electrode pads and leads 3 together in accordance with the modified embodiments of Figs. 39 to 42.

In the embodiment of Figs. 39 and 40, each lead 3 is directly bonded to an associated one of the electrone pack if using a bonding tool 46 connected to, for example, an ultrasonic vibrator. In this configuration, however, the electrode pad 6 may be damaged by the bonding tool 46 vibrating at an ultrasonic frequency. In the embodiment of Figs. 41 and 42, a stud bump 47 is mounted on each electrode pad 6. The stud bump 47 is then melted by a heating unit 48 in a state in which it comes into contact with the lead 3, thereby causing the electrode pad 6 to be connected to the lead 3. In accordance with this connecting method, there is no damage to the electrode pad 6. An improvement in the reliability of the connecting process is also achieved.

In accordance with the connecting processes of Figs. 39 to 42, it is possible to achieve a reduction in electrical resistance, as compared to a configuration in which the connection between the electrode pads 6 and the leads 3 is provided by the wires 8. Accordingly, an improvement in the electrical characteristics of the semiconductor device 1 is achieved. The semiconductor device 1 also cope with a high-speed semiconductor chip.

Figs. 43 and 44 illustrated a modified embodiment of the

resin encapsulating process. In the above mentioned embodiment, the bottom surface of the cavity defined in the lower mold 30 included in the mold 30 is in direct contact with the upper surface 2a of the semiconductor chip 2. The upper surface 1a of the semiconductor chip 2 is not encapsulated by the resin encapsulate 4 so that it serves as a surface for improving the heat dissipation characteristics.

Under strict environment, for example, high-temperature environment, the semiconductor device 1 may require a temperature resistance rather than the heat dissipation characteristics. In such a case, it is necessary to completely encapsulate the Semiconductor chip 2 by the resin encapsulate 4. Referring to Figs. 43 and 44, a mold 50 is illustrated which is configured to completely encapsulate the semiconductor chip 2 by the resin encapsulate.

In detail, a cavity 52 defined in a lower mold 51 is spaced apart from the peripheral surface of the semiconductor chip 2 at its side surface, as shown in Fig. 43. Accordingly, when the resin encapsulate 4 is molded in the mold, the semiconductor chip 2 is completely encapsulated by the resin encapsulate 4, as shown in Fig. 44. The formation region of the resin encapsulate 4 encapsulating the semiconductor chip 2 can be optionally set by appropriately varying the shape of the cavity 33 or 52 of the mold 30 or 50.

25 Where the upper mold 31 has a recess for mounting the

protrusion 9 formed on each lead 3 therein, it is possible to obtain a semiconductor device 60 in which the protrusion 9 is greatly protruded from the resin encapsulate 4, as shown in Fig. 45. The semiconductor device 60 shown in Fig. 45 exhibits an improved mounting efficiency to the circuit board 10 because the protrusion 9 is greatly protruded from the resin encapsulate 4. Also, it is unnecessary to form the bumps 5, as in the above mentioned embodiments. Accordingly, it is possible to simplify the fabrication process for the semiconductor device 60.

10

15

20

25

5

[EFFECTS OF THE INVENTION]

As apparent from the above description, various effects are obtained in accordance with the present invention.

In accordance with the invention of claims 1 and 2, it is possible to achieve an improvement in heat resistance, mechanical strength, and temperature resistance. Since the electrode pads and leads are connected together using wires, it is possible to set the layout of the leads irrespective of the layout of the electrode pads. An improvement in the matching ability of the semiconductor device to the circuit board. The resin encapsulate provides an improvement in reliability because it surely protects the connected wires. Since the outer connecting terminals are exposed from the resin encapsulate, the electrical connection of the semiconductor device to the circuit board can be surely provided.

\$91561 vi

15

20

25

In accordance with the invention of claim 3, the insulating and bonding processes for the semiconductor chip and leads can be simultaneously conducted because the polynmide film, as an insulating member, interposed between the semiconductor chip and the leads serves as an adhesive. Accordingly, it is possible to simplify the structure of the semiconductor device which achieving an easy fabrication of the semiconductor device, as compared to the case in which the insulating member and the adhesive are separately provided.

3.0 In accordance with the invention of claim 4, each protrusion is integrally formed with an associated one of the leads. Accordingly, it is possible to achieve a simplification in structure, as compared to the case in which the protrusion and lead are formed using separate materials, respectively. In accordance with the invention of claim 5, a wire is used for the connection between the electrode pad and lead. Accordingly, it is possible to achieve an easy connection for the wire between the electrode pad and lead.

In accordance with the invention of claim 6, a bump is formed on each protrusion. Accordingly, it is possible to achieve an easy connection of the semiconductor device to the circuit board, as compared to the case in which the protrusion is directly mounted on the circuit board. In accordance with the invention of claim 7, the leads and semiconductor chip are bonded together by maintaining the polyimide film at a certain

591161 wi

temperature and a certain pressure, thereby causing the polyimide film to serve as an adhesive. Accordingly, the insulating and bonding processes for the leads and semiconductor chip can be simultaneously conducted.

5 Since each electrode pad formed on the semiconductor only is connected to an associated one of the leads by means of a wire in the bonding process, it is possible to vary the layout of the leads with respect to the layout of the electrode pads by selecting an appropriate connection method. The fabrication of 10 the semiconductor device involves only four processes, that is, a lead forming process, a bonding process, a connecting process, and a resin encapsulating process. Since the fabrication of semiconductor device is achieved using a reduced number of processes, as mentioned above, an improvement in production efficiency is obtained.

In accordance with the invention of claim 8, an easy bonding process can be achieved because the bonding process can be conducted without a control for the temperature applied to the polyimide film within a desired range. In accordance with the invention of claim 9, the connection between the electrode pads and the leads can be simply and surely achieved because the electrode pads and leads are electrically connected together in accordance with a direct lead bonding process.

In accordance with the invention of claim 10 and 11, the 25 lead pitch of the outer lead portions is less than the lead

15

10

pitch of the inner lead portions. Accordingly, the inner leads can cope with a small pitch of the electrode pads on the semiconductor chip to which the inner lead portions are electrically connected. Furthermore, the mounting efficiency of the semiconductor device to the circuit board is improved because the lead pitch of the outer lead portions electrically connected to the circuit board is large. Since each protrusion is formed on an associated one of the outer lead portions, it can be used as an outer connecting terminal. Accordingly, it further improves the mounting efficiency.

In accordance with the invention of claim 12 and 13, it is possible to easily form leads of a small pitch integrally formed with protrusions. In accordance with the invention of claim 14, the lead pattern forming process and the protrusion forming process are conducted in a separate fashion.

Accordingly, the thickness of a blank used can be selected irrespective of the height of the protrusion. Therefore, it is possible to reduce the pitch of a lead pattern when a thin blank is used. In the protrusion forming process, it is possible to form protrusions having an optional height. An improvement in the freedom of design is also achieved.

In accordance with the invention of claims 15 to 17, it is possible to easily conduct the protrusion forming process.